搜索：数字频率 - 虫虫下载站

VHDL/FPGA/Verilog DDS数字频率合成器

DDS数字频率合成器，使用很方便，整个工程下载，vhdl语言

https://www.eeworm.com/dl/663/479485.html

下载: 25

查看: 1028

其他  介绍了基于VHDL开发的数字频率计从方案到结果

介绍了基于VHDL开发的数字频率计从方案到结果

https://www.eeworm.com/dl/534/484479.html

下载: 116

查看: 1067

单片机开发  基于单片机的数字频率相位计

基于单片机的数字频率相位计，程序采用数据统计法及不同频率分频发，使精度测量精度提到0.01 ，相位测量精度达到0.1°，虽然精度比arm、FPGA低，但在开发成本上却低很多很多！！

https://www.eeworm.com/dl/648/488255.html

下载: 163

查看: 1092

VHDL/FPGA/Verilog 基于FPGA数字频率计的实现

基于FPGA数字频率计的实现，文中有所有的源代码，仅供参考。

https://www.eeworm.com/dl/663/488946.html

下载: 86

查看: 1101

VHDL/FPGA/Verilog 基于vhdl 的数字频率计的设计源程序及工程文件

基于vhdl 的数字频率计的设计源程序及工程文件，已在实验箱上实现

https://www.eeworm.com/dl/663/489425.html

下载: 184

查看: 1088

VHDL/FPGA/Verilog 基于FPGA 的直接数字频率合成信号发生器(DDS)设计

基于FPGA 的直接数字频率合成信号发生器(DDS)设计

https://www.eeworm.com/dl/663/489990.html

下载: 70

查看: 1063

VHDL/FPGA/Verilog 基于FPGA的数字频率计的设计11利用VHDL 硬件描述语言设计,并在EDA(电子设计自动化) 工具的帮助下,用大规模可编程逻辑器件(FPGA/ CPLD) 实现数字频率计的设计原理及相关程序

基于FPGA的数字频率计的设计11利用VHDL 硬件描述语言设计,并在EDA(电子设计自动化) 工具的帮助下,用大规模可编程逻辑器件(FPGA/ CPLD) 实现数字频率计的设计原理及相关程序

https://www.eeworm.com/dl/663/490818.html

下载: 158

查看: 1121

电子技术  基于51单片机的数字频率计设计论文资料

0023、基于51单片机的数字频率计设计论文资料

https://www.eeworm.com/dl/559/500212.html

下载: 192

查看: 1136

电子技术  跟我做AVR单片机实验用单片机做数字频率计

0577、跟我做AVR单片机实验用单片机做数字频率计

https://www.eeworm.com/dl/559/500226.html

下载: 78

查看: 1036

无线通信  数字频率计的设计与制作

数字频率计的设计与制作

https://www.eeworm.com/dl/502517.html

下载: 2

查看: 33

搜索结果

按分类筛选