搜索结果

找到约 14,279 项符合 数字锁相 的查询结果

其他书籍 目 录 第一章 VHDL文本输入设计方法 1.1 编辑输入并存盘VHDL原文件 1.2 将当前设计设定为工程 1.3 选择VHDL文本编译版本号和排错 1.4 时序仿真 1.5 硬件测试 1.

目 录 第一章 VHDL文本输入设计方法 1.1 编辑输入并存盘VHDL原文件 1.2 将当前设计设定为工程 1.3 选择VHDL文本编译版本号和排错 1.4 时序仿真 1.5 硬件测试 1.6 部分实验 第二章 全国大学生电子设计竞赛赛题练习 2.1 等精度频率计设计 2.2 数字移相正弦信号发生器设计 2.3 测相仪设计 2.4 逻辑分析相仪设计 2.5 存储示波器 ...
https://www.eeworm.com/dl/542/428249.html
下载: 58
查看: 1065

文章/文档 在数据采集系统中

在数据采集系统中,锁相环是一种非常有用的同步技术,因为通过锁相环,可以使得不同的数据采集板卡共享同一个采样时钟。
https://www.eeworm.com/dl/652/435703.html
下载: 120
查看: 1048

其他书籍 本系统采用调频方式实现了主站至从站的单工语音及数据传输业务。发射机以单片机SPCE061A为核心

本系统采用调频方式实现了主站至从站的单工语音及数据传输业务。发射机以单片机SPCE061A为核心,采用MC145151锁相环完成FM调制等功能;接收机采用CXA1691完成FM解调功能;引入双音频编解码完成数据传输;利用市售红外遥控器实现了发射机英文字符的输入。 ...
https://www.eeworm.com/dl/542/448271.html
下载: 183
查看: 1052

嵌入式/单片机编程 适用软件:Code Warrior 4.7 Target : MC9S12XS128单片机 Crystal: 16.000Mhz busclock: 8.000MHz pllclock:16.

适用软件:Code Warrior 4.7 Target : MC9S12XS128单片机 Crystal: 16.000Mhz busclock: 8.000MHz pllclock:16.000MHz 本程序主要包括以下功能: 1.设置锁相环和总线频率; 2.IO口使用; 3.共四路ATD使用及显示方法。 LED计数,根据灯亮可以读取系统循环了多少次 ...
https://www.eeworm.com/dl/647/470612.html
下载: 99
查看: 1176

嵌入式/单片机编程 Code Warrior 4.7 Target : MC9S12XS128 Crystal: 16.000Mhz busclock:16.000MHz pllclock:32.000MHz

Code Warrior 4.7 Target : MC9S12XS128 Crystal: 16.000Mhz busclock:16.000MHz pllclock:32.000MHz ============================================ 本程序主要包括以下功能: 1.设置锁相环和总线频率; 2.IO口使用; 3.IOC7口16位计数器。 LED计数,根据灯亮可以读取系统循环了多少次 ...
https://www.eeworm.com/dl/647/470622.html
下载: 151
查看: 1074

VHDL/FPGA/Verilog 本程序演示 :以非利普TEA5767 为核心的

本程序演示 :以非利普TEA5767 为核心的,高中频处理,以及立体声解调,高频锁相环为一体的收音程序, 1 支持手动输入频率 频率范围:87。5MHZ - 108。5MHZ 2 自动搜索电台(本程序已经写好,但效果不太理想,有假台) 3 支持电台编号功能(存储电台频率到24C02) 4 支持频率微调 5 支持电台选择 ...
https://www.eeworm.com/dl/663/491232.html
下载: 124
查看: 1089

电子元器件应用 函数发生器

函数发生器通常是一块电子测试设备或软件用于在很宽的频率范围内产生不同类型的电波形。一些由函数发生器产生的最常见的波形是正弦,方形,三角形和锯齿形。这些波形可以重复单次(或任何一个内部或外部触发源,需要一种集成电路用于产生时钟信号),也可以被描述的函数发生器电路。 虽然函数发生器包括音频和射频频率 ...
https://www.eeworm.com/dl/502514.html
下载: 2
查看: 40

电子书籍 Thumbs.db

锁相技术相关专辑 38册 209MThumbs.db
https://www.eeworm.com/dl/503103.html
下载: 35
查看: 8387

XILINX FPGA开发软件 phase_test

锁相环中的鉴频和鉴相作用的功能实现,通过modelsim仿真调试通过。
https://www.eeworm.com/dl/509453.html
下载: 1
查看: 32

技术教程 pll时钟

PLL锁相环实现时钟提取,经过验证可以使用
https://www.eeworm.com/dl/512501.html
下载: 4
查看: 41