搜索结果
找到约 18,813 项符合
数字输入 的查询结果
按分类筛选
- 全部分类
- 学术论文 (101)
- 单片机开发 (88)
- 技术资料 (88)
- 单片机编程 (69)
- 汇编语言 (53)
- 其他 (42)
- VHDL/FPGA/Verilog (32)
- Java编程 (29)
- 可编程逻辑 (21)
- 模拟电子 (20)
- VIP专区 (20)
- 数据结构 (19)
- 数学计算 (18)
- DSP编程 (14)
- 教程资料 (12)
- matlab例程 (11)
- 嵌入式/单片机编程 (11)
- 源码 (11)
- 文章/文档 (10)
- 电源技术 (9)
- 系统设计方案 (9)
- 书籍源码 (9)
- 其他 (9)
- 数值算法/人工智能 (8)
- 游戏 (8)
- 串口编程 (7)
- 加密解密 (7)
- 其他书籍 (7)
- PCB相关 (6)
- 编译器/解释器 (6)
- 压缩解压 (6)
- 通讯/手机编程 (6)
- Delphi控件源码 (5)
- Applet (5)
- 精品软件 (5)
- 技术书籍 (4)
- 传感与控制 (4)
- 人工智能/神经网络 (4)
- 电子书籍 (4)
- VC书籍 (4)
- 其他嵌入式/单片机内容 (4)
- C/C++语言编程 (4)
- 嵌入式综合 (3)
- 接口技术 (3)
- Internet/网络编程 (3)
- Windows CE (3)
- Java书籍 (3)
- JavaScript (3)
- 软件 (3)
- 手册 (3)
- 单片机相关 (2)
- 经验分享 (2)
- 行业应用文档 (2)
- 开发工具 (2)
- 实用工具 (2)
- 教程资料 (2)
- autocad教程 (2)
- 通信网络 (2)
- 工控技术 (2)
- 测试测量 (2)
- 其他数据库 (2)
- 微处理器开发 (2)
- 其他行业 (2)
- 中间件编程 (2)
- 编辑器/阅读器 (2)
- 文件格式 (2)
- 驱动编程 (2)
- 通讯编程文档 (2)
- 金融证券系统 (2)
- 企业管理 (2)
- 其他文档 (2)
- 教程 (2)
- VHDL/Verilog/EDA源码 (1)
- 设计相关 (1)
- 技术教程 (1)
- ALTERA FPGA开发软件 (1)
- 电机控制 (1)
- Proe教程 (1)
- 源码/资料 (1)
- Linux/Unix编程 (1)
- 人物传记/成功经验 (1)
- 软件设计/软件工程 (1)
- J2ME (1)
- FlashMX/Flex源码 (1)
- 数据库系统 (1)
- 教育系统应用 (1)
- SQL Server (1)
- 并行计算 (1)
- Delphi/CppBuilder (1)
- USB编程 (1)
- 行业发展研究 (1)
- Jsp/Servlet (1)
- 嵌入式Linux (1)
- MacOS编程 (1)
- 仿真技术 (1)
- 汇编编程 (1)
- 教材/考试/认证 (1)
- 书籍 (1)
- 论文 (1)
- 经验 (1)
其他 输入含数字的式子(可以用多层括号嵌套)
输入含数字的式子(可以用多层括号嵌套),本程序给出结果。
压缩解压 判断输入的数字串是否为偶数
判断输入的数字串是否为偶数,用mod 2完成
Linux/Unix编程 用来测试输入的是数字还是字符串
用来测试输入的是数字还是字符串
加密解密 输入16个数字进行加密
输入16个数字进行加密
文章/文档 词法分析判定输入的为数字或是字符
词法分析判定输入的为数字或是字符
汇编语言 从键盘输入两个数字(0~7)之间 (1)用16进制表示两个数的和 (2)用四位二进制表示两个数的差
从键盘输入两个数字(0~7)之间 (1)用16进制表示两个数的和 (2)用四位二进制表示两个数的差,结果一定>=0 (3)用两位十进制表示两个数的积 exemple:
VHDL/FPGA/Verilog 数字密码引爆器的输入描述:1、 在开始输入密码以前的等待状态
数字密码引爆器的输入描述:1、 在开始输入密码以前的等待状态,首先要按READY键,表示目前准备就绪,可以输入数字密码;2、 当引爆事件发生后,应该回到等待状态,设置WAIT_T键;3、 如果输入密码不正确,此时要操作READY和WAIT_T是不起作用的,必须由设计人员重新设置到等待状态,设置SETUP键,SETUP为内部按键,操作人员 ...
电子书籍 很容易确定该 BP 网络的输入为 64维。当数字数据混入噪声时
很容易确定该 BP 网络的输入为 64维。当数字数据混入噪声时,可以看作是对 0、1 数据进行简单的。比如说,要加入 7%的噪声,那就可以对 4 个 0或者 1 进行反转。反转哪一个,这里是随机的。
VHDL/FPGA/Verilog PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿
PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上;顶层文件是PLL.GDF