搜索:数字设计

找到约 10,000 项符合「数字设计」的查询结果

结果 10,000
按分类筛选
显示更多分类
https://www.eeworm.com/dl/958509.html 技术资料

数字温度PWM控制仪课程设计

数字温度PWM控制仪 课程设计 包好任务书 源代码
下载 1
·
查看 5816
https://www.eeworm.com/dl/963607.html 技术资料

数字频率计的设计

关于数字频率计的设计论文 希望能有帮到各位
下载 9
·
查看 6116
https://www.eeworm.com/dl/965636.html 技术资料

多功能数字钟电路设计

用中、小规模集成电路设计一台能显示日、时、分秒的数字电子钟,
下载 3
·
查看 6428
https://www.eeworm.com/dl/972683.html 技术资料

单片机数字钟的设计

单片机数字钟的设计
下载 6
·
查看 449
https://www.eeworm.com/dl/972830.html 技术资料

Verilog数字系统设计教程(第2版

FPGA很好的参考资料,入门级,对于初学者有很大的帮助。
下载 9
·
查看 8812
https://www.eeworm.com/dl/974892.html 技术资料

单片机的数字时钟系统设计

用单片机设计方法编写一个数字钟系统模块,除了基本计时功能外,还具有校时、闹钟等功能
下载 2
·
查看 7158
https://www.eeworm.com/dl/980168.html 技术资料

eda课设\VHDL语言数字秒表设计

在eda课程设计中要求用VHDL语言设计一个数字秒表 源码及课题报告如下
下载 6
·
查看 635
https://www.eeworm.com/dl/980186.html 技术资料

数字频率计的设计

时钟基准模块主要是为了产生1Hz的方波信号,作为测频控制模块的时钟输入。系统的基准时钟输入为20MHz/256=78125Hz,所以为得到1Hz的时钟信号,必须对输入时钟进行78125次分频。由于是奇数倍分频,可利用时钟下降沿比上升沿延迟半个周期的性质得到1Hz的方波信号。 ...
下载 9
·
查看 4572
https://www.eeworm.com/dl/980200.html 技术资料

智能全数字锁相环的设计

在FPGA片内实现全数字锁相环用途极广。本文在集成数字锁相环74297的基础上进行改进,设计了锁相状态检测电路,配合CPU对环路滤波参数进行动态智能配置,从而使锁相环快速进入锁定状态,在最短时间内正常工作并且提高输出频率的质量 ...
下载 6
·
查看 7640
https://www.eeworm.com/dl/980899.html 技术资料

dsp数字滤波器设计

毕业设计,基于dsp平台的数字滤波器设计
下载 1
·
查看 5475