搜索结果
找到约 58,228 项符合
数字电路设计 的查询结果
按分类筛选
- 全部分类
- 学术论文 (331)
- 技术资料 (182)
- 单片机编程 (102)
- VIP专区 (100)
- 单片机开发 (45)
- 技术书籍 (40)
- 可编程逻辑 (38)
- VHDL/FPGA/Verilog (38)
- 其他书籍 (33)
- 模拟电子 (31)
- 教程资料 (26)
- 其他 (21)
- PCB相关 (18)
- 系统设计方案 (17)
- 电源技术 (12)
- 嵌入式/单片机编程 (11)
- 软件设计/软件工程 (9)
- 电子书籍 (9)
- EDA相关 (7)
- DSP编程 (7)
- 无线通信 (7)
- 传感与控制 (6)
- 电子书籍 (6)
- 文章/文档 (6)
- 汇编语言 (6)
- 技术教程 (6)
- 精品软件 (6)
- FPGA (5)
- 开发工具 (5)
- 测试测量 (5)
- 设计相关 (4)
- 教程资料 (4)
- 工控技术 (4)
- 文件格式 (4)
- 其他文档 (4)
- 单片机相关 (3)
- 其他嵌入式/单片机内容 (3)
- 电子基础 (2)
- 行业应用文档 (2)
- 经验分享 (2)
- 教程资料 (2)
- 嵌入式综合 (2)
- 接口技术 (2)
- 通讯/手机编程 (2)
- 源码 (2)
- 其他 (2)
- 书籍 (2)
- 手册 (2)
- MAX+plusⅡ (1)
- 实用电子技术 (1)
- 教材/考试/认证 (1)
- 电路图 (1)
- 通信网络 (1)
- ARM (1)
- 实用工具 (1)
- 微处理器开发 (1)
- 压缩解压 (1)
- 编译器/解释器 (1)
- 教育系统应用 (1)
- 中间件编程 (1)
- 电路设计 (1)
- 仿真技术 (1)
- 单片机 (1)
- VHDL/Verilog/EDA源码 (1)
- 软件 (1)
- 应用设计 (1)
- 教程 (1)
- 经验 (1)
压缩解压 利用一块芯片完成除时钟源、按键、扬声器和显示器(数码管)之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短(设计过程中即可实现时序仿真)、调试
利用一块芯片完成除时钟源、按键、扬声器和显示器(数码管)之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短(设计过程中即可实现时序仿真)、调试方便、故障率低、修改升级容易等特点。
本设计采用自顶向下、混合输入方式(原理图输入—顶层文件连接和VHDL语言输 ...
文件格式 课程设计,数字钟的电子技术课程设计.数字钟是一种用数字电路技术实现时、分、秒计时的装置
课程设计,数字钟的电子技术课程设计.数字钟是一种用数字电路技术实现时、分、秒计时的装置,与机械式时钟相比具有更高的准确性和直观性,且无机械装置,具有更更长的使用寿命,因此得到了广泛的使用。
VHDL/FPGA/Verilog VHDL硬件描述语言与数字逻辑电路设计
VHDL硬件描述语言与数字逻辑电路设计,需要的朋友可以下载。
单片机开发 SX-CPLD/FPGA 数字逻辑电路设计实验仪 SX-CPLD/FPGA 数字逻辑电路设计实验仪 产品介绍 1.利用CPLD/FPGA 提供的软硬件开发环境学习最新逻辑IC
SX-CPLD/FPGA 数字逻辑电路设计实验仪
SX-CPLD/FPGA 数字逻辑电路设计实验仪
产品介绍
1.利用CPLD/FPGA 提供的软硬件开发环境学习最新逻辑IC 设计,以取代TTL/CMOS 复杂的硬件设计。
2.可使用电路绘图法、ABEL 语言、波形图和数字硬件描述语言法(VHDL/AHDL)来开发电路。
3.CPLD/ FPGA 提供引脚可任意设定,故作 ...
单片机开发 实用数字万年历设计:该系统的设计电路是以 AT89S52 单片机为核心控制器
实用数字万年历设计:该系统的设计电路是以 AT89S52 单片机为核心控制器,其外围电路主要包括时钟模块,键盘模块,液晶模块,
闹钟模块和与PC 机通信模块等。这种电子时钟不仅具有了一般电子时钟的基本功能,并且具有以下功能:闹
钟时间设置,闹钟音乐选择,显示年月日与星期,显示农历,通过PC 机在Internet 上同步时间,与 ...
VHDL/FPGA/Verilog VHDL硬件描述语言与数字逻辑电路设计——学习FPGA/CPLD时可参考
VHDL硬件描述语言与数字逻辑电路设计——学习FPGA/CPLD时可参考
其他 数字电路基础 课程设计 经典 实验报告 对你一定用用的 我们做了好几周呢
数字电路基础 课程设计 经典 实验报告
对你一定用用的 我们做了好几周呢
其他 一种方便的全数字时钟频率转换电路设计
一种方便的全数字时钟频率转换电路设计,不使用PLL,转换档位多,资源占用少。
其他 学习数字电路和电路设计的好助手,希望大家认真学习!..
学习数字电路和电路设计的好助手,希望大家认真学习!..
VHDL/FPGA/Verilog 简述了V HDL 语言的功能及其特点,并以 8 位串行数字锁设计为例,介绍了在Max + plus Ⅱ10. 2 开发软件下,利用V HDL 硬件描述语言设 计数字逻辑电路的过程和方法。并设计了密
简述了V HDL 语言的功能及其特点,并以
8 位串行数字锁设计为例,介绍了在Max + plus Ⅱ10. 2 开发软件下,利用V HDL 硬件描述语言设
计数字逻辑电路的过程和方法。并设计了密码锁