搜索：数字电路测试

嵌入式/单片机编程  学习数字电路中基本RS触发器、单稳态触发器、时钟发生器及计数、译码显示等单元电路的综合应用。

学习数字电路中基本RS触发器、单稳态触发器、时钟发生器及计数、译码显示等单元电路的综合应用。

https://www.eeworm.com/dl/647/394362.html

下载: 198

查看: 1263

其他  学习数字电路中基本RS触发器、单稳态触发器、时钟发生器及计数、译码显示等单元电路的综合应用。

学习数字电路中基本RS触发器、单稳态触发器、时钟发生器及计数、译码显示等单元电路的综合应用。

https://www.eeworm.com/dl/534/394363.html

下载: 154

查看: 1073

文件格式  数字电路的八路抢答器的设计

数字电路的八路抢答器的设计，就有基本的各项功能。万陈一个强大过程。

https://www.eeworm.com/dl/639/395198.html

下载: 199

查看: 1164

VHDL/FPGA/Verilog 数字电路设计与verilog编程实现

数字电路设计与verilog编程实现，主要实现专用复杂的电路系统。

https://www.eeworm.com/dl/663/397044.html

下载: 101

查看: 1026

单片机开发  简单的数字电路设计

简单的数字电路设计，全部由分立的IC实现，实物已经做出过。实现两个四位二进制数相加，和一个四位二进制移位的功能。仿照MCU指令进行设计，有2位二进制操作码，8位输入和5位输出端，内部时钟控制电路。对于了解8位或者16位的MCU指令时序逻辑有点帮助. ...

https://www.eeworm.com/dl/648/399660.html

下载: 148

查看: 1063

其他书籍  中国知名通信公司大唐电信FPGACPLD数字电路设计经验分享。

中国知名通信公司大唐电信FPGACPLD数字电路设计经验分享。

https://www.eeworm.com/dl/542/400944.html

下载: 147

查看: 1102

VHDL/FPGA/Verilog 《VHDL与数字电路设计》配套光盘,可以实际调用

《VHDL与数字电路设计》配套光盘,可以实际调用

https://www.eeworm.com/dl/663/402992.html

下载: 154

查看: 1050

嵌入式/单片机编程  利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试

利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点 ...

https://www.eeworm.com/dl/647/403763.html

下载: 77

查看: 1082

VHDL/FPGA/Verilog 这是一个用VHDL语言编写的数字电路程序

这是一个用VHDL语言编写的数字电路程序，仅供学习参考。

https://www.eeworm.com/dl/663/404310.html

下载: 25

查看: 1086

VHDL/FPGA/Verilog 这是一个用VHDL语言编写的数字电路程序

这是一个用VHDL语言编写的数字电路程序，仅供学习和参考。

https://www.eeworm.com/dl/663/404313.html

下载: 130

查看: 1091

搜索结果

按分类筛选

嵌入式/单片机编程  学习数字电路中基本RS触发器、单稳态触发器、时钟发生器及计数、译码显示等单元电路的综合应用。

其他  学习数字电路中基本RS触发器、单稳态触发器、时钟发生器及计数、译码显示等单元电路的综合应用。

文件格式  数字电路的八路抢答器的设计

VHDL/FPGA/Verilog 数字电路设计与verilog编程实现

单片机开发  简单的数字电路设计

其他书籍  中国知名通信公司大唐电信FPGACPLD数字电路设计经验分享。

VHDL/FPGA/Verilog 《VHDL与数字电路设计》配套光盘,可以实际调用

VHDL/FPGA/Verilog 这是一个用VHDL语言编写的数字电路程序

VHDL/FPGA/Verilog 这是一个用VHDL语言编写的数字电路程序