搜索结果
找到约 12,213 项符合
数字电位计 的查询结果
按分类筛选
VHDL/FPGA/Verilog 以CPLD器件EPM7128SLC84-15为核心实现的简易数字频率计
以CPLD器件EPM7128SLC84-15为核心实现的简易数字频率计，采用在一定时间内对数字脉冲计数的方法，可直接测量TTL电平的数字脉冲信号的频率、周期和脉宽。其他一些信号可经过信号预处理电路变换后测量。
量程：1Hz～999999Hz
输入信号：（1）TTL电平数字脉冲信号；（2）方波/正弦波，幅度0.5~5V
显示：七段数码管显示频率（Hz ...
汇编语言 课程设计要求设计并用FPGA实现一个数字频率计,功能：频率计。具有4位显示
课程设计要求设计并用FPGA实现一个数字频率计,功能：频率计。具有4位显示，能自动根据7位十进制计数的结果，自动选择有效数据的
通讯编程文档 数字频率计实验报告,帮助你写一个完美的报告,格式很规范,正品报告模板
数字频率计实验报告,帮助你写一个完美的报告,格式很规范,正品报告模板
VHDL/FPGA/Verilog 设计数字频率计的程序及实验报告
设计数字频率计的程序及实验报告，可直接仿照本程序进行设计
文章/文档 EDA基于VHDL语言的数字频率计的设计及其仿真
EDA基于VHDL语言的数字频率计的设计及其仿真
VHDL/FPGA/Verilog 4位数字频率计的verilog HDL设计
4位数字频率计的verilog HDL设计，精度比较准的
VHDL/FPGA/Verilog 由单片机和CPLD共同构成7位数字频率计
由单片机和CPLD共同构成7位数字频率计
VHDL/FPGA/Verilog 基于FPGA的自适应数字频率计
基于FPGA的自适应数字频率计，测量范围1Hz-99.9MHz
VHDL/FPGA/Verilog 数字频率计是一种用来测试周期性变化信号工作频率的装置。其原理是在规定的单位时间（闸门时间）内
数字频率计是一种用来测试周期性变化信号工作频率的装置。其原理是在规定的单位时间（闸门时间）内，记录输入的脉冲的个数。我们可以通过改变记录脉冲的闸门时间来切换测频量程。本文利用EDA技术中的Max+plusⅡ作为开发工具,设计了基于FPGA的8位十进制频率计,并下载到在系统可编程实验板的EPF10K20TC144-4器件中测试实现了 ...