搜索结果
找到约 38,019 项符合
数字源表 的查询结果
按分类筛选
VHDL/FPGA/Verilog VerilogHDL_advanced_digital_design_code_Ch9 VerilogHDL高级数字设计源码Ch9
VerilogHDL_advanced_digital_design_code_Ch9
VerilogHDL高级数字设计源码Ch9
VHDL/FPGA/Verilog VerilogHDL_advanced_digital_design_code_Ch10 VerilogHDL高级数字设计源码Ch10
VerilogHDL_advanced_digital_design_code_Ch10
VerilogHDL高级数字设计源码Ch10
VHDL/FPGA/Verilog VerilogHDL_advanced_digital_design_code_Ch11 VerilogHDL高级数字设计源码Ch
VerilogHDL_advanced_digital_design_code_Ch11
VerilogHDL高级数字设计源码Ch
VHDL/FPGA/Verilog VerilogHDL_advanced_digital_design_code_Clock_generator VerilogHDL高级数字设计源码Clock_generator
VerilogHDL_advanced_digital_design_code_Clock_generator
VerilogHDL高级数字设计源码Clock_generator
单片机开发 本程序提供sunson lcd CA320240 的源码。可以显示数字、汉字、图案等。
本程序提供sunson lcd CA320240 的源码。可以显示数字、汉字、图案等。
压缩解压 利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试
利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点。
本设计采用自顶向下、混合输入方式（原理图输入—顶层文件连接和VHDL语言输 ...
书籍源码 清华大学的数字信号处理（研究生用书）的源码
清华大学的数字信号处理（研究生用书）的源码，有40个信号处理的子程序，有详细的说明
其他 MapX5.02紧缩表等地图数据维护源码。
MapX5.02紧缩表等地图数据维护源码。
文章/文档 书名:数字通信原理_基于matlab仿真计算 书中很多 matlab 源码,适合在校学生熟悉了解matlab在数字通信中的应用
书名:数字通信原理_基于matlab仿真计算
书中很多 matlab 源码,适合在校学生熟悉了解matlab在数字通信中的应用
CA认证 这是一个数字证书系统的源码,用openssl
这是一个数字证书系统的源码,用openssl