搜索结果
找到约 20,270 项符合
数字模块 的查询结果
按分类筛选
- 全部分类
- 学术论文 (383)
- 技术资料 (118)
- VIP专区 (87)
- 单片机编程 (67)
- 单片机开发 (41)
- VHDL/FPGA/Verilog (35)
- 可编程逻辑 (18)
- 教程资料 (17)
- 系统设计方案 (14)
- 模拟电子 (13)
- DSP编程 (10)
- 电源技术 (9)
- 嵌入式/单片机编程 (7)
- 技术书籍 (6)
- 传感与控制 (6)
- 汇编语言 (6)
- 嵌入式综合 (5)
- 无线通信 (5)
- 测试测量 (5)
- 其他嵌入式/单片机内容 (5)
- 微处理器开发 (5)
- 文章/文档 (5)
- 通信网络 (4)
- 开发工具 (4)
- 通讯编程文档 (4)
- 其他 (4)
- 工控技术 (3)
- 其他书籍 (3)
- 电子书籍 (3)
- 手册 (3)
- 设计相关 (2)
- PCB相关 (2)
- 接口技术 (2)
- 电子书籍 (2)
- 软件设计/软件工程 (2)
- 书籍源码 (2)
- 传真(Fax)编程 (2)
- matlab例程 (2)
- 通讯/手机编程 (2)
- 文件格式 (2)
- 书籍 (2)
- 教程 (2)
- 其他 (2)
- 行业应用文档 (1)
- 其他文档 (1)
- 经验分享 (1)
- 技术教程 (1)
- 资料/手册 (1)
- 电机控制 (1)
- 教程资料 (1)
- ARM (1)
- 实用工具 (1)
- EDA相关 (1)
- 源码/资料 (1)
- 数值算法/人工智能 (1)
- 人物传记/成功经验 (1)
- 中间件编程 (1)
- 软件工程 (1)
- 数学计算 (1)
- 行业发展研究 (1)
- 加密解密 (1)
- 压缩解压 (1)
- 人工智能/神经网络 (1)
- VC书籍 (1)
- 教育系统应用 (1)
- Windows CE (1)
- 3G开发 (1)
- FlashMX/Flex源码 (1)
- Delphi控件源码 (1)
- 数据库系统 (1)
- USB编程 (1)
- 技术管理 (1)
- Matlab (1)
- 单片机相关 (1)
- 仿真技术 (1)
- 软件 (1)
- 电路图 (1)
- 源码 (1)
- 经验 (1)
- 精品软件 (1)
传感与控制 微小型数字气压传感器BP5607
微小型数字气压传感器BP5607是一款成本相对较低，高精度，高分辨率的数字气压计模块！可用于气压、温度、高度测量。
嵌入式综合 嵌入式数字存储示波器设计
提出了一种基于FPGA和STM32的嵌入式数字存储示波器设计，以STM32为控制核心，FPGA作为数据采集和处理模块，完成了对外部信号的采集和传输，实现了存储示波器数据处理和显示的功能。
无线通信 一种数字无线收发系统设计
介绍了无线收发系统的设计过程，该系统以FPGA作为数字中频处理部分，发射机采用FM调制对信号进行处理，接收机采用数字下变频与欠采样技术，将中频信号降采样后解调，得到原信号。系统采用分模块式设计，对电路各个模块的功能和实现加以说明，设计思路灵活，结构清晰。电路在Protel99中设计完成，并用VerilogHDL语言对数字中 ...
可编程逻辑 基于CPLD的VHDL语言数字钟(含秒表)设计
利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点。
本设计采用自顶向下、混合输入方式（原理图输入—顶层文件连接和VH ...
可编程逻辑 基于FPGA的数字三相锁相环的优化设计
数字三相锁相环中含有大量乘法运算和三角函数运算，占用大量的硬件逻辑资源。为此，提出一种数字三相锁相环的优化实现方案，利用乘法模块复用和CORDIC算法实现三角函数运算，并用Verilog HDL硬件描述语言对优化前后的算法进行了编码实现。仿真和实验结果表明，优化后的数字三相锁相环大大节省了FPGA的资源，并能快速、准确 ...
可编程逻辑 基于CPLD器件的现代数字系统设计方法
摘要：介绍了一种利用CPLD芯片设计的数字钟电路，该系统采用自顶向下的层次模块化
设计手段构建电路，代表了BDA的发展趋势。文中结合实例详尽介绍了原理图设计输入方
式以及设计过程。
VHDL/FPGA/Verilog 乘法器是硬件设计中的很常见也很重要的一个模块
乘法器是硬件设计中的很常见也很重要的一个模块，它的VHDL硬件实现很好的解决了软件编程中做乘法速度慢的问题，在实时高速系统应用中或DSP软核或数字信号处理硬件实现算法中，经常能使用到乘法器，所以经典的高速乘法器IP 很有参考价值 ...
VHDL/FPGA/Verilog 数字通信系统通信系统调制解调（PL_FSK）VHDL建模
数字通信系统通信系统调制解调（PL_FSK）VHDL建模，包括发送和接受模块
人物传记/成功经验 模块使用外部滤波器回路来抑制信号抖动和电磁干扰。滤波器回路由PLL接在滤波器输入引脚PLLF和PLLF2之间的电阻Rl和电容Cl、C2组成。电容 Cl、C2必须为无极性电容。在不同的振荡器频率下
模块使用外部滤波器回路来抑制信号抖动和电磁干扰。滤波器回路由PLL接在滤波器输入引脚PLLF和PLLF2之间的电阻Rl和电容Cl、C2组成。电容 Cl、C2必须为无极性电容。在不同的振荡器频率下，R1、Cl、C2的取值不同，常用的参数组合如表l所列。PLL模块的电源引脚PLLVCCA分别通过磁珠和0.1μF的电容与数字电源引脚VDD和数字地引脚V ...