搜索结果

找到约 14,642 项符合 数字扩频 的查询结果

通讯/手机编程 用matlab对基带数字系统进行仿真。整个系统描述了信号的发送和调制过程。其中调制采用16QAM

用matlab对基带数字系统进行仿真。整个系统描述了信号的发送和调制过程。其中调制采用16QAM,并且采用基带传输,不必调制到载频上。系统总采用了高斯信道,在接受端采用解调并与发送型号进行比较得到误码率。
https://www.eeworm.com/dl/527/377890.html
下载: 47
查看: 1040

VHDL/FPGA/Verilog :介绍了基于FPGA的FIR数字滤波器的设计与实现,该设计利用Matlab工具箱设计窗函数计算FIR滤波器系数,并通过VHDL层次化设计方法,同时FPGA与单片机有机结合,采用C51及VHDL语言模块

:介绍了基于FPGA的FIR数字滤波器的设计与实现,该设计利用Matlab工具箱设计窗函数计算FIR滤波器系数,并通过VHDL层次化设计方法,同时FPGA与单片机有机结合,采用C51及VHDL语言模块化的设计思想及进行优化编程,有效实现了键盘可设置参数及LCD显示。结果表明此实现结构能进一步完善数据的快速处理和有效控制,提高了设计的灵活性 ...
https://www.eeworm.com/dl/663/381615.html
下载: 194
查看: 1277

其他 (一)基本任务:单频正弦波模拟信号的简单数字化。即对一个单频正弦波模拟信号进行抽样、均匀量化、PCM二进制自然编码。 1、主要步骤和要求: (1)单频正弦波模拟信号的抽样实现。要求输入信号的幅度A

(一)基本任务:单频正弦波模拟信号的简单数字化。即对一个单频正弦波模拟信号进行抽样、均匀量化、PCM二进制自然编码。 1、主要步骤和要求: (1)单频正弦波模拟信号的抽样实现。要求输入信号的幅度A、频率F和相位P可变;要求仿真时间从0到2/F,抽样频率为Fs=20F;要求给出抽样信号samp的波形图。 (2)单频正弦波模拟信 ...
https://www.eeworm.com/dl/534/395232.html
下载: 148
查看: 1703

matlab例程 用双线性变换法设计IIR数字滤波器 (1)用双线性变换法设计一个巴特沃斯低通IIR 数字滤波器。设计指标参数为:在通 带内频率低于0.2π 时

用双线性变换法设计IIR数字滤波器 (1)用双线性变换法设计一个巴特沃斯低通IIR 数字滤波器。设计指标参数为:在通 带内频率低于0.2π 时,最大衰减小于1dB;在阻带内[0.3π ,π ] 频率区间上,最小衰减大于15dB。 (2)以0.02π 为采样间隔,打印出数字滤波器在频率区间[0,π / 2] 上的幅频响应特性 曲线。 (3)用所设计 ...
https://www.eeworm.com/dl/665/399704.html
下载: 89
查看: 2575

其他书籍 在实际通信信道上传输数字信号时

在实际通信信道上传输数字信号时,由于信道传输特性不理想及加性噪声的 影响,接收端所收到的数字信号不可避免地会发生错误。为了在一定的信噪比范 围内获得较好的误码率指标,首先要合理设计基带信号,选择调制解调方式,采 用时域、频域均衡等技术使误码率尽可能降低 ...
https://www.eeworm.com/dl/542/401196.html
下载: 108
查看: 1098

VHDL/FPGA/Verilog 基于FPGA的DDS信号发生器的简单实现。DDS(直接数字合成)是近年来迅速发展起来的一种新的频率合成方法。这种方法简单可靠、控制方便

基于FPGA的DDS信号发生器的简单实现。DDS(直接数字合成)是近年来迅速发展起来的一种新的频率合成方法。这种方法简单可靠、控制方便,且具有很高的频率分辨率和转换速度,非常适合快速跳频通信的要求。
https://www.eeworm.com/dl/663/401436.html
下载: 131
查看: 1077

通讯/手机编程 使用M系列直扩方式

使用M系列直扩方式,采用2PSK数字调制方法,搭建的LabVIEW下的仿真。
https://www.eeworm.com/dl/527/414446.html
下载: 29
查看: 1021

VHDL/FPGA/Verilog 基于vhdl的分频器设计

基于vhdl的分频器设计,分频器在数字系统设计中应用频繁
https://www.eeworm.com/dl/663/421772.html
下载: 22
查看: 1076

系统设计方案 数字逻辑课程设计报告

数字逻辑课程设计报告,包括分频,分流等内容
https://www.eeworm.com/dl/678/425352.html
下载: 142
查看: 1029

VHDL/FPGA/Verilog 数字频率计是一种用来测试周期性变化信号工作频率的装置。其原理是在规定的单位时间(闸门时间)内

数字频率计是一种用来测试周期性变化信号工作频率的装置。其原理是在规定的单位时间(闸门时间)内,记录输入的脉冲的个数。我们可以通过改变记录脉冲的闸门时间来切换测频量程。本文利用EDA技术中的Max+plusⅡ作为开发工具,设计了基于FPGA的8位十进制频率计,并下载到在系统可编程实验板的EPF10K20TC144-4器件中测试实现了 ...
https://www.eeworm.com/dl/663/444247.html
下载: 163
查看: 1147