搜索结果
找到约 21,658 项符合
数字延时补偿 的查询结果
VHDL/FPGA/Verilog VHDL语言设计的数字钟 具有时分秒三段显示
VHDL语言设计的数字钟 具有时分秒三段显示
数值算法/人工智能 非常直观的一个随机数计算代码；可以在你买彩票而无法想数字时帮你一个忙。
非常直观的一个随机数计算代码；可以在你买彩票而无法想数字时帮你一个忙。
其他 设计一个能进行时、分、秒计时的十二小时制或二十四小时制的数字钟
设计一个能进行时、分、秒计时的十二小时制或二十四小时制的数字钟，并具有定时与闹钟功能，能在设定的时间发出闹铃音，能非常方便地对小时、分钟和秒进行手动调节以校准时间，每逢整点，产生报时音报时。实验平台： 1. 一台PC机； 2. MAX+PLUSII10.1。 Verilog HDL语言实现 ...
matlab例程 用双线性变换法设计IIR数字滤波器 （1）用双线性变换法设计一个巴特沃斯低通IIR 数字滤波器。设计指标参数为：在通 带内频率低于0.2π 时
用双线性变换法设计IIR数字滤波器
（1）用双线性变换法设计一个巴特沃斯低通IIR 数字滤波器。设计指标参数为：在通
带内频率低于0.2π 时，最大衰减小于1dB；在阻带内[0.3π ,π ] 频率区间上，最小衰减大于15dB。
（2）以0.02π 为采样间隔，打印出数字滤波器在频率区间[0,π / 2] 上的幅频响应特性
曲线。
（3）用所设计 ...
单片机开发 开发环境 KEIl 用4*4键盘组成0~9,确认,取消,共12个数字按键,用6位7段数码管组成显示电路,加电后,显示888888,输入密码时,会逐位显示F,密码输入过程中有错,可以按取消键再重新
开发环境 KEIl
用4*4键盘组成0~9,确认,取消,共12个数字按键,用6位7段数码管组成显示电路,加电后,显示888888,输入密码时,会逐位显示F,密码输入过程中有错,可以按取消键再重新输入,当输入完毕后安确认键,输入密码就会和程序内部密码对比,正确绿灯就会亮,否则红灯会亮.
密码是: ...
数值算法/人工智能 整数时延和分数时延的方法。分数时延是用的基于拉格朗日插值的FIR滤波！然后256个点读取数据 进行GCCPHAT的算法
整数时延和分数时延的方法。分数时延是用的基于拉格朗日插值的FIR滤波！然后256个点读取数据 进行GCCPHAT的算法，算出时延 汇出图形！
DSP编程 对数字信号处理中的时域信号进行分析的MATLAB仿真。
对数字信号处理中的时域信号进行分析的MATLAB仿真。
VHDL/FPGA/Verilog VHDL的数字时钟程序 24小时计数显示； 具有校时功能（时
VHDL的数字时钟程序
24小时计数显示；
具有校时功能（时，分） ；
实现闹钟功能（定时，闹响）；
单片机开发 HT1380串行实时时钟芯片具有接口简单、功耗低、工作电压范围宽、计时精确、功能全（可对分、秒、时、日、日期、月及带闰年补偿的年进行计数）、成本低等优点
HT1380串行实时时钟芯片具有接口简单、功耗低、工作电压范围宽、计时精确、功能全（可对分、秒、时、日、日期、月及带闰年补偿的年进行计数）、成本低等优点，因此在实际应用中被广泛采用，下面先简单介绍一下该芯片的情况，然后实际工作中采用的子程序供读者参考。 ...
通讯编程文档 产生周期为1023=(2^10-1)的Gold序列 delay_numb:G1固定G2相对G1输出的时延(0~1022) 产生周期为127=(2^7-1)的m序列
产生周期为1023=(2^10-1)的Gold序列 delay_numb:G1固定G2相对G1输出的时延(0~1022) 产生周期为127=(2^7-1)的m序列