搜索结果
找到约 5,077 项符合
指数加减速 的查询结果
Linux/Unix编程 linux下无需加载到内核的驱动模板。例如ntfs-3g等就使用了它
linux下无需加载到内核的驱动模板。例如ntfs-3g等就使用了它
Java编程 用javascript写的树型目录,可加链接
用javascript写的树型目录,可加链接
VHDL/FPGA/Verilog 8位的加法器设计
8位的加法器设计，分4个工程完成的，用的是Quartus II软件。
CA认证 一个跨平台的CA系统 实现了数字证书的制作、SSL安全通讯、加解密操作等功能
一个跨平台的CA系统 实现了数字证书的制作、SSL安全通讯、加解密操作等功能
其他 计算器程序。 能够显示计算优先级的二叉树。 可以任意加括号。 可进行+_*/％运算
计算器程序。
能够显示计算优先级的二叉树。
可以任意加括号。
可进行+_*/％运算，及sin,cos,tan,cot,^,ln,e^,a^运算。
运行于TC2.0。要求正确配置图形驱动程序。
数据结构 本算法用最小二乘法依据指定的M个基函数及N个已知数据进行曲线拟和 。 本算法用指数平滑法预测数据
本算法用最小二乘法依据指定的M个基函数及N个已知数据进行曲线拟和 。 本算法用指数平滑法预测数据
Linux/Unix编程 ARM下加一个硬件驱动比较复杂
ARM下加一个硬件驱动比较复杂，不象x86下比较标准，需要对bsp包做些改动。can卡驱动的改动主要在中断方面，因为它使用的是共享中断。
其他 QPSK在加性高斯白噪声环境下
QPSK在加性高斯白噪声环境下，信噪比和误码率的仿真。
先产生一个四组符号的序列，再将该序列映射到对应的相位上。用相应的函数产生均值为零、方差为δ2的加性高斯噪声。
VHDL/FPGA/Verilog 这是个基于 Xilinx Spartan3 的加法器
这是个基于 Xilinx Spartan3 的加法器，利用Verilog语言编写，对于EDA初学者来说有一定的参考价值。