搜索结果

找到约 5,077 项符合 指数加减速 的查询结果

人工智能/神经网络 采用特征脸的人脸识别MATLAB程序,加了中文注释

采用特征脸的人脸识别MATLAB程序,加了中文注释
https://www.eeworm.com/dl/650/149968.html
下载: 188
查看: 1051

其他 自己上虚拟仪器课程编写的计算器程序,实现简单的加减,剩除.开发环境中没找到相应的填写.环境应该是:labview

自己上虚拟仪器课程编写的计算器程序,实现简单的加减,剩除.开发环境中没找到相应的填写.环境应该是:labview
https://www.eeworm.com/dl/534/150407.html
下载: 183
查看: 1121

人工智能/神经网络 小数据量法求混沌吸引子最大Lyapunov指数的Matlab程序

小数据量法求混沌吸引子最大Lyapunov指数的Matlab程序,参考文献:张家树.混沌时间序列的Volterra自适应预测.物理学报.2000.03
https://www.eeworm.com/dl/650/150481.html
下载: 64
查看: 1075

数据结构 C++中定义常量以及一些语法规则,由于C++中规则较为烦琐,所以代码中也加了一定注释,可以参考一下

C++中定义常量以及一些语法规则,由于C++中规则较为烦琐,所以代码中也加了一定注释,可以参考一下
https://www.eeworm.com/dl/654/151588.html
下载: 105
查看: 1019

Linux/Unix编程 给Linux加logo的主题,Theme-AthlonXP

给Linux加logo的主题,Theme-AthlonXP
https://www.eeworm.com/dl/619/151764.html
下载: 35
查看: 1092

嵌入式/单片机编程 用2051加热敏电阻做的温度计!有很多不足的地方!请大家修改!

用2051加热敏电阻做的温度计!有很多不足的地方!请大家修改!
https://www.eeworm.com/dl/647/151991.html
下载: 58
查看: 1049

文章/文档 Ripple Adder: 16-bit 全加,半加及ripple adder的设计及VHDL程序 Carry Look ahead Adder:4, 16, 32 bits 前置进位加法器的设计方

Ripple Adder: 16-bit 全加,半加及ripple adder的设计及VHDL程序 Carry Look ahead Adder:4, 16, 32 bits 前置进位加法器的设计方案及VHDL程序 Carry Select Adder:16 Bits 进位选择加法器的设计方案及VHDL程序
https://www.eeworm.com/dl/652/152316.html
下载: 71
查看: 1259

VHDL/FPGA/Verilog vhdl 测试向量含测试向量(Test Bench)和波形产生:VHDL实例---相应加法器的测试向量(test bench).txt

vhdl 测试向量含测试向量(Test Bench)和波形产生:VHDL实例---相应加法器的测试向量(test bench).txt
https://www.eeworm.com/dl/663/152386.html
下载: 63
查看: 1189

VHDL/FPGA/Verilog 16位高速加法器

16位高速加法器,采用verilog语言编写,已经成功仿真,能够运行
https://www.eeworm.com/dl/663/152701.html
下载: 167
查看: 1126

加密解密 EXE文件加密码,ASP压缩处理.比较实用,大家拿去

EXE文件加密码,ASP压缩处理.比较实用,大家拿去
https://www.eeworm.com/dl/519/153095.html
下载: 167
查看: 1021