搜索结果
找到约 26,156 项符合
抢答器电路 的查询结果
按分类筛选
单片机编程 基于单片机AT89C2051的九路多功能智力竞赛抢答器的设计
摘 要:能够实现抢答器功能的方式有多种,可以采用前期的模拟电路、数字电路或模拟与数字电路相结合的方式。近年来随着科技的飞速发展,单片机的应用正在不断深入,同时带动传统控制检测日新月异更新。介绍一种利用微电脑芯片作为核心部件进行逻辑控制及信号产生的单片机技术和C语言编程设计的9路多功能智力竞赛抢答器。关键词 ...
VHDL/FPGA/Verilog 采用Verilog HDL设计,在掌宇智能开发板上得到实现 根据抢答器的原理
采用Verilog HDL设计,在掌宇智能开发板上得到实现
根据抢答器的原理，整个电路可划分为三部分：采样电路、门控电路和译码电路
嵌入式/单片机编程 设计一个可容纳四组参赛的数字式抢答器
设计一个可容纳四组参赛的数字式抢答器，每组设一个按钮供抢答使用。抢答器具有第一信号鉴别和锁存功能，使除第一抢答者外的按钮不起作用；设置一个主持人“复位”按钮，主持人复位后，开始抢答，第一信号鉴别锁存电路得到信号后，用指示灯显示抢答组别，扬声器发出2—3s的音响。
设置犯规电路，对提前抢答和超时答题(例如 ...
嵌入式/单片机编程 数字竞赛抢答器的制作
数字竞赛抢答器的制作，这个是试验报告版本的，有完整的流程图，试验电路连接图，还有原程序 大家有需要的就下巴
汇编语言 设计一个智力竞赛抢答器
设计一个智力竞赛抢答器，可同时供8名选手或8个代表队参加比赛，他们的编号分别是0、1、2、3、4、5、6、7，各用一个抢答按钮，按钮的编号与选手的编号相对应，分别是So、S1、S2、S3、S4、S5、S6、S7。
② 给节目主持人设置一个控制开关，用来控制系统的清零(编号显示数码管灭灯)和抢答的开始。
③ 抢答器具有数据锁存和显示 ...
嵌入式/单片机编程 PLD设计的定时抢答器报告
PLD设计的定时抢答器报告，有电路原理图，做硬件的朋友可以看看，EPROM7128S的
软件设计/软件工程 l、设计用于竞赛的四人抢答器
l、设计用于竞赛的四人抢答器，功能如下：
(1) 有多路抢答器，台数为四；
(2) 具有抢答开始后20秒倒计时，20秒倒计时后无人抢答显示超时，并报警；
(3) 能显示超前抢答台号并显示犯规警报；
(4) 能显示各路得分，并具有加、减分功能；
2、系统复位后进入抢答状态，当有一路抢答键按下时，该路抢答信号将其余各路抢答封锁， ...
单片机开发 第1节 引 言…… …… …… ……… 1 1.1 数字抢答器概述……………………………………………………………1 1.2 设计任务与要求……………………………………………………………1 1.3
第1节 引 言…… …… …… ……… 1
1.1 数字抢答器概述……………………………………………………………1
1.2 设计任务与要求……………………………………………………………1
1.3 系统主要功能………………………………………………………………2
第2节 抢答器硬件设计…………………………………………………………… ...
VHDL/FPGA/Verilog 用verilog编写的抢答器
用verilog编写的抢答器，当主持人宣布“开始比赛”，系统初始化，选手进入“抢答状态”。当某一选手首先按下抢答开关时，相应的指示灯亮，此时抢答器不再接受其他输入信号。电路具有累计分控制（分别用４个４位选手的积分——十六进制数），由主持人控制“加分”。“加分”加分完毕，开始下一轮抢答。电路还可以设有回答问 ...
VHDL/FPGA/Verilog 抢答器里的基本原程序,抢答模块
抢答器里的基本原程序,抢答模块，计时器电路JSQ的VHDL源程序，译码器电路YMQ的VHDL源程序