搜索结果
找到约 1,232 项符合
扭环形计数器 的查询结果
VHDL/FPGA/Verilog VHDL开发的计数器。源程序不复杂
VHDL开发的计数器。源程序不复杂,应该都能看懂。最重要的注意:是时序问题
Java编程 这里有个JAVA和CGI程序结合的访问计数器的例子. 其实单纯做访问计数器
这里有个JAVA和CGI程序结合的访问计数器的例子. 其实单纯做访问计数器,只有CGI就够了. 但希望统计用户访问该主页的时间时,只用CGI好象就不行了. (本例没有这个功能. :PPP)
其他 这是一个XML记数器,可用做网页设计中计数器无需解压密码
这是一个XML记数器,可用做网页设计中计数器无需解压密码
单片机开发 IC卡操作软件:AT88SCl604芯片的操作模式有五种。它们是通过配PGM、RST、CLK等引脚信号及内部地址计数器(IAC)的状态组合来实现。 (1) 芯片复位操作: AT88SCl604有两种复
IC卡操作软件:AT88SCl604芯片的操作模式有五种。它们是通过配PGM、RST、CLK等引脚信号及内部地址计数器(IAC)的状态组合来实现。 (1) 芯片复位操作: AT88SCl604有两种复位方式:上电复位和控制复位。 上电复位: 上电复位是当芯片加电时的最初状态。上电复位属于芯片 内部复位。它将使芯片内部所有的隐含标志复位到"0"状态。 ...
软件工程 电子拔河游戏的实现, 二极管,移位寄存器和计数器的实现
电子拔河游戏的实现, 二极管,移位寄存器和计数器的实现
VHDL/FPGA/Verilog 减1计数器 一、设计要求 用Verilog HDL语言设计一个计数器。 要求计数器具有异步置位/复位功能
减1计数器 一、设计要求 用Verilog HDL语言设计一个计数器。 要求计数器具有异步置位/复位功能,可以进行自增和自减计数,其计数周期为2^N(N为二进制位数)。 二、设计原理 输入/输出说明: d:异步置数数据输入; q:当前计数器数据输出; clock:时钟脉冲; count_en:计数器计数使能控制(1:计数/0:停止计数); updo ...
Internet/网络编程 这是一个Flash制作的综合搜索引擎实例! 上面加了个Flash计数器!下载后有Fla源文件
这是一个Flash制作的综合搜索引擎实例! 上面加了个Flash计数器!下载后有Fla源文件,
数据结构 一元稀疏多项式计算器[加法和乘法] 问题描述: 设计一元系数多项式计数器实现两个多项式间的加法、减法。 基本要求: (1) 输入并建立多项式 (2) 输出多项式
一元稀疏多项式计算器[加法和乘法] 问题描述: 设计一元系数多项式计数器实现两个多项式间的加法、减法。 基本要求: (1) 输入并建立多项式 (2) 输出多项式,输出形式为整数序列:n,c1,e1,c2,e2……cn,en,其中n是多项式的项数,ci,ei分别为第i项的系数和指数。序列按指数降序排列。 (3) 多项式a和b相加,建立 ...
其他 大学计算机数字逻辑实验作业 用Multisim仿真软件编写 计数器 用双D触发器74Ls74构成四位二进制串行计数器 二分频计数原理
大学计算机数字逻辑实验作业 用Multisim仿真软件编写 计数器 用双D触发器74Ls74构成四位二进制串行计数器 二分频计数原理