搜索结果
找到约 3,775 项符合
截止频率 的查询结果
按分类筛选
VHDL/FPGA/Verilog 多进制数字频率调制(MFSK)系统VHDL程序
多进制数字频率调制(MFSK)系统VHDL程序
单片机开发 义隆单片机读写24C** ** 24CXX 接口I2C总线读/写的程序 ** （所有时序均基于4MHZ晶体震荡器频率）
义隆单片机读写24C**
** 24CXX 接口I2C总线读/写的程序
** （所有时序均基于4MHZ晶体震荡器频率）
单片机开发 数字频率合成器DDS9851的驱动程序实验
数字频率合成器DDS9851的驱动程序实验
VHDL/FPGA/Verilog 利用FPGA实现频率测试,基于VHDL实现,具有良好的测试性能可直接使用
利用FPGA实现频率测试,基于VHDL实现,具有良好的测试性能可直接使用
嵌入式/单片机编程 51定时器常用例子包括测频率测脉宽产生波形
51定时器常用例子包括测频率测脉宽产生波形
汇编语言 本例载波频率为20KHz
本例载波频率为20KHz，或载波周期为50μs。DSP晶振10MHz，内部4倍频，时钟频率为40MHz，计数周期为25ns。假设调制波频率由外部输入（1～50Hz），并转换成合适的格式（本例为Q4格式）。调制系数M为0～0.9。死区时间1.6μs。最小删除脉宽3μs。
主程序的工作是根据输入的调制波频率计算N、2N和M值。 ...
汇编语言 截止于2003年3月15日22时以前的CSDN有价值的FAQ整理完毕！asm
截止于2003年3月15日22时以前的CSDN有价值的FAQ整理完毕！asm，asm
通讯/手机编程 GPS中频信号频率和ca码搜索程序
GPS中频信号频率和ca码搜索程序，原始数据可以在北京东方联星网站上下载
VHDL/FPGA/Verilog 8位十六进制频率计设计 根据频率的定义和频率测量的基本原理
8位十六进制频率计设计 根据频率的定义和频率测量的基本原理，测定信号的频率必须有一个脉宽为1s的输入信号脉冲计数允许信号；1s计数结束后，计数值被锁入锁存器，计数器清零，为下一测频计数周期做好准备。测频控制信号可由一个独立的发生器（FTCTRL）来产生。 ...
单片机开发 直接频率合成仿真源程序,希望有人能用到.
直接频率合成仿真源程序,希望有人能用到.