搜索：异步时序 - 虫虫下载站

通讯编程文档  行为时序逻辑TLA讲稿

行为时序逻辑TLA讲稿

https://www.eeworm.com/dl/646/363362.html

下载: 117

查看: 1045

TLA 时序逻辑

通讯编程文档  MMCSDTimming MMC卡的时序图

MMCSDTimming MMC卡的时序图，比起SD规范又臭又长的文档，要简洁的多了。SD卡也可以以此作为参考

https://www.eeworm.com/dl/646/421080.html

下载: 139

查看: 1074

其他嵌入式/单片机内容  NIOSII总线特点和时序要求

NIOSII总线特点和时序要求，为AVOLON总线的设计和使用提供文献

https://www.eeworm.com/dl/687/438493.html

下载: 145

查看: 1049

NIOSII 总线时序

VHDL/FPGA/Verilog 硬件言语编写VGA时序控制

硬件言语编写VGA时序控制，可用FPGA下载检测

https://www.eeworm.com/dl/663/442587.html

下载: 163

查看: 1058

VGA 硬件时序控制编写

其他书籍  sdram的时序操作的要求

sdram的时序操作的要求，希望大家看到了下下来对你有用：）

https://www.eeworm.com/dl/542/446372.html

下载: 95

查看: 1044

sdram 时序操作

本文主要介绍如何在Vivado设计套件中进行时序约束，原文出自Xilinx中文社区。 Vivado软件相比于ISE的一大转变就是约束文件，ISE软件支持的是UCF(User Constraints File)，而Vivado软件转换到了XDC(Xilinx Design Constraints)。XDC主要基于SDC(Synopsys Design Constraints)标准，另外集成了Xilinx的一些约束标准，可 ...

https://www.eeworm.com/dl/517755.html

下载: 1

查看: 307

VIVADO 集成开发环境时序约束

技术资料  FPGA 时序图 visio相关组件

FPGA工程师经常需要画时序图，而visio是为人熟知的绘图软件，这里制作了画FPGA时序图所需的相关组件，帮助绘图

https://www.eeworm.com/dl/854074.html

下载: 3

查看: 7475

fpga 时序 visio

技术资料  CCD时序驱动电路设计

该文档为CCD时序驱动电路设计介绍，是一份比较不错的参考资料，可以看看。

https://www.eeworm.com/dl/861459.html

下载: 6

查看: 538

CCD

技术资料  Modelsim-进行时序仿真

该文档介绍了Modelsim-SE-进行时序仿真及altera库的添加，不错的参考文档

https://www.eeworm.com/dl/862331.html

下载: 3

查看: 6062

Modelsim

技术资料  Quartus-II时序优化策略

该文档介绍了Quartus-II时序优化策略，不错的参考文档

https://www.eeworm.com/dl/862520.html

下载: 6

查看: 1791

Quartus-II

搜索结果

按分类筛选