搜索结果
找到约 10,021 项符合
异或运算 的查询结果
按分类筛选
单片机编程 AVR高速嵌入式单片机原理与应用(修订版)
AVR高速嵌入式单片机原理与应用(修订版)详细介绍ATMEL公司开发的AVR高速嵌入式单片机的结构；讲述AVR单片机的开发工具和集成开发环境（IDE）,包括Studio调试工具、AVR单片机汇编器和单片机串行下载编程；学习指令系统时,每条指令均有实例,边学习边调试,使学习者看得见指令流向及操作结果,真正理解每条指令的功能及使用注意 ...
机械电子 SIMATIC 逻辑运算指令
ANDB (字节与) 指令对两个输入字节按位与 得到一个字节结果 (OUT)ORB (字节或) 指令对两个输入字节按位或 得到一个字节结果 (OUT)XORB (字节异或) 指令对两个输入字节按位异或得到一个字节结果 (OUT)使 ENO = 0 的错误条件是SM4.3 (运行时间) 0006 (间接寻址)这些指令影响下面的特殊存储器位 SM1.0 (零) ...
其他书籍 7400 2输入端四与非门 7401 集电极开路2输入端四与非门 7402 2输入端四或非门 7403 集电极开路2输入端四与非门 7404 六反相器 7405 集电极开路六反相器
7400 2输入端四与非门
7401 集电极开路2输入端四与非门
7402 2输入端四或非门
7403 集电极开路2输入端四与非门
7404 六反相器
7405 集电极开路六反相器
7406 集电极开路六反相高压驱动器
7407 集电极开路六正相高压驱动器
7408 2输入端四与门
7409 集电极开路2输入端四与门
7410 3输入端3与非门
74107 带清除主 ...
VHDL/FPGA/Verilog 使用verilog作为CPU设计语言实现单数据通路五级流水线的CPU。具有32个通用寄存器、一个程序计数器PC、一个标志寄存器FLAG
使用verilog作为CPU设计语言实现单数据通路五级流水线的CPU。具有32个通用寄存器、一个程序计数器PC、一个标志寄存器FLAG，一个堆栈寄存器STACK。存储器寻址粒度为字节。数据存储以32位字对准。采用32位定长指令格式，采用Load/Store结构，ALU指令采用三地址格式。支持有符号和无符号整数加、减、乘、除运算，并支持浮点数 ...
VHDL/FPGA/Verilog 在Xilinx7.1平台下编写的ALU代码
在Xilinx7.1平台下编写的ALU代码，可以实现五位加法、减法、与、异或四种运算！
学术论文 FPGA可配置端口电路的设计.rar
可配置端口电路是FPGA芯片与外围电路连接关键的枢纽，它有诸多功能：芯片与芯片在数据上的传递(包括对输入信号的采集和输出信号输出)，电压之间的转换，对外围芯片的驱动，完成对芯片的测试功能以及对芯片电路保护等。 本文采用了自顶向下和自下向上的设计方法，依据可配置端口电路能实现的功能和工作原理，运用Cadence的设 ...
学术论文 基于ARM的地铁用安全型智能IO的设计与实现
地铁信号设备中输入输出设备是信号逻辑和现场设备之间的接口，有着四高（高安全，高可靠，高可维护，高可用）要求，目前信号系统厂家的传统做法是整个信号系统产品由一家公司来完成，可是随着技算机技术的快速发展，逻辑部份目前已可以采用通用COTS产品，而输入输出部分还是需要各个信号厂家自己设计和生产，因此设计出一款 ...
学术论文 基于反射式光电传感器的直流电机测速及控制系统
阐述了一种基于反射式光电传感器的直流电机测速及控制系统K该系统可适用于无法采用旋转编码器和测速电机进行直流电机测速与控制的场合L 文中采用斯密特触发器、异或门、D 触发器以及可逆计数器设计了可用于脉冲
学术论文 FPGA可配置端口电路的设计
可配置端口电路是FPGA芯片与外围电路连接关键的枢纽，它有诸多功能：芯片与芯片在数据上的传递(包括对输入信号的采集和输出信号输出)，电压之间的转换，对外围芯片的驱动，完成对芯片的测试功能以及对芯片电路保护等。 本文采用了自顶向下和自下向上的设计方法，依据可配置端口电路能实现的功能和工作原理，运用Cadence的设 ...
单片机相关 串口猎人 ( Serial Hunter ) V31
在V29的版本上升级。发布日期2011-08-19.
--------------------------------------------------------------------------------
欢迎使用免费软件《串口猎人》V31 ！
--------------------------------------------------------------------------------
友情提醒1：本软件如有新版本，将发布到我的博客《匠人的百宝箱》， ...