搜索:废墨清零
找到约 235 项符合「废墨清零」的查询结果
结果 235
按分类筛选
- 全部
- 技术资料 (75)
- VHDL/FPGA/Verilog (31)
- 单片机开发 (30)
- 单片机编程 (19)
- 汇编语言 (13)
- 其他 (11)
- Java编程 (5)
- 文章/文档 (4)
- 源码 (3)
- 系统设计方案 (3)
- 应用设计 (2)
- PCB相关 (2)
- 其他书籍 (2)
- 压缩解压 (2)
- *行业应用 (2)
- 嵌入式/单片机编程 (2)
- 软件设计/软件工程 (2)
- VIP专区 (2)
- 软件 (1)
- 书籍 (1)
- 论文 (1)
- C/C++语言编程 (1)
- VHDL/Verilog/EDA源码 (1)
- 电源技术 (1)
- 数值算法/人工智能 (1)
- 驱动程序 (1)
- 书籍源码 (1)
- 技术教程 (1)
- 单片机 (1)
- 模拟电子 (1)
- 可编程逻辑 (1)
- 驱动编程 (1)
- 编辑器/阅读器 (1)
- 编译器/解释器 (1)
- 多国语言处理 (1)
- 文件格式 (1)
- USB编程 (1)
- 其他数据库 (1)
- 数据结构 (1)
- FlashMX/Flex源码 (1)
- 其他嵌入式/单片机内容 (1)
- 邮电通讯系统 (1)
- 人物传记/成功经验 (1)
https://www.eeworm.com/dl/648/209197.html
单片机开发
功能:接收下载程序通过串口传递下来的每页(32字节)字符
功能:接收下载程序通过串口传递下来的每页(32字节)字符 ,并将接收到的字符写入存储器
版本:v3.1
状态:passed 注意对25XX320操作前不能先清零SPI的三根数据和时钟线信号
https://www.eeworm.com/dl/960469.html
技术资料
1602显示秒表
上电后液晶屏先显示网站等信息,接着按下S4,定时开始,再次按S4暂停,第3次按下显示累积计时,第4次按下暂停计时,任何时候按下S5计数清零。
https://www.eeworm.com/dl/542/412535.html
其他书籍
这是利用Quartus II软件设计的数码管显示与控制功能
这是利用Quartus II软件设计的数码管显示与控制功能,包括1.无选位的3位显示2.带选位的3位数码管稳定显示3.带有清零和暂停的3位数码管计数
https://www.eeworm.com/dl/518/196280.html
数值算法/人工智能
该软件采用Matlab6.0语言编写的
该软件采用Matlab6.0语言编写的,,运环境为Windows XP操作系统。该软件包括一个主程序和四个子程序,这四个子程序分别完成了数据库模块、清零模块、特征提取模块、分类识别模块功能。
https://www.eeworm.com/dl/979198.html
技术资料
四位计数器
对外部输入脉冲进行加1计数
实时显示计数值,显示方式为4位十进制
手动清零按键
使能控制按键,可暂停或继续计数
有设定值,当实际计数值>=设定值时,LED指示灯亮,否则,LED灯灭。
https://www.eeworm.com/dl/648/243154.html
单片机开发
c51中的intrins.h库函数 _crol_ 字符循环左移 _cror_ 字符循环右移 _irol_ 整数循环左移 _iror_ 整数循环右移 _lrol_ 长整数循环左移
c51中的intrins.h库函数
_crol_ 字符循环左移
_cror_ 字符循环右移
_irol_ 整数循环左移
_iror_ 整数循环右移
_lrol_ 长整数循环左移
_lror_ 长整数循环右移
_nop_ 空操作8051 NOP 指令
_testbit_ 测试并清零位8051 JBC 指令
https://www.eeworm.com/dl/644/400746.html
汇编语言
可以调节分和小时(只能加)
可以调节分和小时(只能加),不知道在硬件上可不可以实现上电复位,反正在仿真的时候不行,所以设置了一个清零端
在这里附上我的报告(里面有详细的设计原理及过程)和原文件,还望大家指点,交流:
https://www.eeworm.com/dl/648/303885.html
单片机开发
采用Quartus2编写的数码管扫描显示电路 共有三个电路 电路1:当按下启动计时按钮时
采用Quartus2编写的数码管扫描显示电路
共有三个电路
电路1:当按下启动计时按钮时,实验箱上的8个数码管数码1~8以4Hz的频率,从0到9反复不停计数,8个数码管同一时刻显示同一个数字。当按下异步清零按钮时,则8个数码管均显示为0。
电路2:当按下启动计时按钮时,8个数码管1~8以4Hz的频率完成从0到9的 ...
https://www.eeworm.com/dl/663/185843.html
VHDL/FPGA/Verilog
基于CPLD的棋类比赛计时时钟,第一个CNT60实现秒钟计时功能
基于CPLD的棋类比赛计时时钟,第一个CNT60实现秒钟计时功能,第二个CNT60实现分钟的计时功能,CTT3完成两小时的计时功能。秒钟计时模块的进位端和开关K1相与提供分钟的计时模块使能,当秒种计时模块计时到59时向分种计时模块进位,同时自己清零。同理分种计时模块到59时向CTT3小时计时模块进位,到1小时 ...
https://www.eeworm.com/dl/648/368793.html
单片机开发
基于at89c2051的方波发生器
基于at89c2051的方波发生器,MAIN: MOV SP,#60H 设置SP指针
MOV R0,#50H 显示缓冲区首地址时50H
ML0: CLR A
MOV @R0,A 显示缓冲区清零
INC R0
CJNE R0,#55H,ML0