搜索:序列信号

找到约 10,000 项符合「序列信号」的查询结果

结果 10,000
按分类筛选
显示更多分类
https://www.eeworm.com/dl/854965.html 技术资料

分析了该信号的时域、频域、倒谱,循环谱等,欢迎大家下载学习,图像的光流法计算的matlab程序。

分析了该信号的时域、频域、倒谱,循环谱等,欢迎大家下载学习,图像的光流法计算的matlab程序。
下载 5
·
查看 5976
https://www.eeworm.com/dl/903687.html 技术资料

以SHC5320为例,介绍器件引脚排列上的考虑可以避免信号耦合和减低采样 保持的基座错误

In most sampling systems, the inherent characteristics of thesample-hold dictate its overall per
下载 3
·
查看 7335
https://www.eeworm.com/dl/665/143992.html matlab例程

模拟IPP业务源

模拟IPP业务源,输出序列为IPP业务源的时间间隔序列,输入为相关的参数
下载 72
·
查看 1054
https://www.eeworm.com/dl/665/489489.html matlab例程

一个matlab程序

一个matlab程序,m序列产生程序, 因为M序列很重要,要的可以下载。
下载 64
·
查看 1064
https://www.eeworm.com/dl/665/166208.html matlab例程

用c语言实现下列的数字信号处理算法 1.离散傅里叶级数合成连续周期信号 2.DIF FFT 测试程序 3.将输入数据的幅度画出图形 4.使用FFT实现快速卷积 5.使用FFT实现快速相关

用c语言实现下列的数字信号处理算法 1.离散傅里叶级数合成连续周期信号 2.DIF FFT 测试程序 3.将输入数据的幅度画出图形 4.使用FFT实现快速卷积 5.使用FFT实现快速相关 6.取样混迭演示程序
下载 102
·
查看 1911
https://www.eeworm.com/dl/663/167158.html VHDL/FPGA/Verilog

微波炉定时器集成电路的设计 1、 控制状态机:工作状态状态转换。 2、 数据装入电路:根据控制信号选择定时时间、测试数据或完成信号的装入。 3、 定时器电路:负责完成烹调过程中的时间递减计

微波炉定时器集成电路的设计 1、 控制状态机:工作状态状态转换。 2、 数据装入电路:根据控制信号选择定时时间、测试数据或完成信号的装入。 3、 定时器电路:负责完成烹调过程中的时间递减计数和数据译码供给七段数码显示,同时还可以提供烹调完成时间的状态信号供控制状态机产生完成信号。 ...
下载 154
·
查看 1250
https://www.eeworm.com/dl/542/235439.html 其他书籍

Quartus II设计正弦信号发生器。本节通过正弦信号发生器的设计对QuartusII的一些重要功能作一些说明。对本节的详细了解有利于对以后章节有关DSP Builder的应用和设计有更好的理解。

Quartus II设计正弦信号发生器。本节通过正弦信号发生器的设计对QuartusII的一些重要功能作一些说明。对本节的详细了解有利于对以后章节有关DSP Builder的应用和设计有更好的理解。
下载 153
·
查看 1100
https://www.eeworm.com/dl/639/240579.html 文件格式

文件当中题意如下:已知一个二阶欠阻尼闭环系统,其传递函数G(s)=20/s2+3s+20 .输入信号为单位阶跃信号.求: (1):解析解 (2):用四阶R—K方法及Adams预估校正法求数值解.

文件当中题意如下:已知一个二阶欠阻尼闭环系统,其传递函数G(s)=20/s2+3s+20 .输入信号为单位阶跃信号.求: (1):解析解 (2):用四阶R—K方法及Adams预估校正法求数值解. (3):比较用四阶R—K方法不同步长时计算精度与解析解进行比较,结果以图形给出. (4):给出用Adams做出的阶跃响应图形. 本文档解析透彻 ...
下载 94
·
查看 2505
https://www.eeworm.com/dl/532/244035.html 书籍源码

清华大学胡广书教授< 数字信号处理理论算法实现>>第二版一书的配套题解和电子课件一书《数字信号处理题解及电子课件》(2007年5月出版)的matlab源程序。

清华大学胡广书教授< 数字信号处理理论算法实现>>第二版一书的配套题解和电子课件一书《数字信号处理题解及电子课件》(2007年5月出版)的matlab源程序。
下载 66
·
查看 1695
https://www.eeworm.com/dl/647/292826.html 嵌入式/单片机编程

FIFO(先进先出队列)通常用于数据的缓存和用于容纳异步信号的频率或相位的差异。本FIFO的实现是利用 双口RAM 和读写地址产生模块来实现的.FIFO的接口信号包括异步的写时钟(wr_clk)和读

FIFO(先进先出队列)通常用于数据的缓存和用于容纳异步信号的频率或相位的差异。本FIFO的实现是利用 双口RAM 和读写地址产生模块来实现的.FIFO的接口信号包括异步的写时钟(wr_clk)和读时钟(rd_clk)、 与写时钟同步的写有效(wren)和写数据(wr_data) 、与读时钟同步的读有效(rden)和读数据(r ...
下载 154
·
查看 1202