搜索结果
找到约 23,251 项符合
并行进位 的查询结果
按分类筛选
汇编语言 简单的计算器 1.键盘输入两个10进制数据（1到4位）
简单的计算器
1.键盘输入两个10进制数据（1到4位），选择实现加、减、乘、除运算，并选择以2进制、8进制、10进制、16进制方式输入。
要求：
程序界面尽量方便使用并简洁。
邮电通讯系统 GMSK基带系统仿真 本试验是用数字基带处理方法来实现调试期算法的基带硬件实验。 通过用软件matlab进行了GMSK相位路径和眼图的仿真,之后对任何一种五位随机码
GMSK基带系统仿真
本试验是用数字基带处理方法来实现调试期算法的基带硬件实验。
通过用软件matlab进行了GMSK相位路径和眼图的仿真,之后对任何一种五位随机码，每周期八次的任一抽样时刻，和任一相位区域(0、1、2、3)的任一组合，计算出相位 ，并对 以及 进行1024位的量化、编码成10位二进制码表。进一步利用matlab从上述的 ...
邮电通讯系统 本试验是用数字基带处理方法来实现调试期算法的基带硬件实验。 通过用软件matlab进行了GMSK相位路径和眼图的仿真,之后对任何一种五位随机码
本试验是用数字基带处理方法来实现调试期算法的基带硬件实验。
通过用软件matlab进行了GMSK相位路径和眼图的仿真,之后对任何一种五位随机码，每周期八次的任一抽样时刻，和任一相位区域(0、1、2、3)的任一组合，计算出相位 ，并对 以及 进行1024位的量化、编码成10位二进制码表。进一步利用matlab从上述的码表得出GMSK基带 ...
VHDL/FPGA/Verilog 移位乘法器的输入为两个4位操作数a和b
移位乘法器的输入为两个4位操作数a和b，启动乘法器由stb控制，clk信号提供系统定时。乘法器的结果为8位信号result,乘法结束后置信号done为1.
乘法算法采用原码移位乘法，即对两个操作数进行逐位的移位相加，迭代4次后输出结果。具体算法：
1. 被乘数和乘数的高位补0，扩展成8位。
2. 乘法依次向右移位，并检查其最低 ...
VHDL/FPGA/Verilog 基于VHDL语言的并串转换程序
基于VHDL语言的并串转换程序，有四位的并行输出转换为串行输出
VHDL/FPGA/Verilog 串并转换程序
串并转换程序，由串行输出转换为4位的并行输出
单片机开发 本程序为CS5523 24位A/D转换驱动程序
本程序为CS5523 24位A/D转换驱动程序，包括C语言与汇编语言，是了解并使用好此芯片很好参考程序。
易语言编程 易语言官方论坛一位高手写的自动搜索歌词
易语言官方论坛一位高手写的自动搜索歌词，并以卡拉OK方式显示的软件
系统设计方案 1. 完成时／分／秒的依次显示并正确计数
1. 完成时／分／秒的依次显示并正确计数，利用六位数码管显示；
2. 时／分／秒各段个位满10正确进位，秒／分能做到满60向前进位，有系统时间清零功能；
3. 定时器：实现整点报时，通过扬声器发出高低报时声音；
4. 时间设置，也就是手动调时功能：当认为时钟不准确时，可以分别对分／时钟进行调整；
5. 闹钟：实现分/时闹钟 ...
Jsp/Servlet 输入大于两位以上的整数
输入大于两位以上的整数，然后逆序输出，并正确得到逆序结果