搜索结果
找到约 10,946 项符合
并行计算 的查询结果
按分类筛选
- 全部分类
- 并行计算 (80)
- 学术论文 (40)
- 其他书籍 (36)
- 数学计算 (17)
- 单片机编程 (13)
- 技术资料 (10)
- 数值算法/人工智能 (7)
- 软件设计/软件工程 (7)
- 文章/文档 (5)
- 电子书籍 (5)
- 模拟电子 (4)
- Linux/Unix编程 (4)
- VIP专区 (4)
- 通信网络 (3)
- 可编程逻辑 (3)
- 软件工程 (3)
- 教程资料 (2)
- PCB相关 (2)
- 文件格式 (2)
- 其他 (2)
- 单片机开发 (2)
- VC书籍 (2)
- 数据结构 (2)
- Java编程 (2)
- Java书籍 (2)
- 源码 (2)
- 书籍 (2)
- 技术书籍 (1)
- 无线通信 (1)
- C/C++语言编程 (1)
- 存储器技术 (1)
- 通讯编程文档 (1)
- 汇编语言 (1)
- 邮电通讯系统 (1)
- VHDL/FPGA/Verilog (1)
- 人工智能/神经网络 (1)
- DSP编程 (1)
- Applet (1)
- 教育系统应用 (1)
- 编译器/解释器 (1)
- 系统设计方案 (1)
- 其他文档 (1)
- Matlab (1)
- 软件 (1)
- 论文 (1)
学术论文 基于FPGA的ADC并行测试方法研究.rar
高性能ADC产品的出现，给混合信号测试领域带来前所未有的挑战。并行ADC测试方案实现了多个ADC测试过程的并行化和实时化，减少了单个ADC的平均测试时间，从而降低ADC测试成本。 本文实现了基于FPGA的ADC并行测试方法。在阅读相关文献的基础上，总结了常用ADC参数测试方法和测试流程。使用FPGA实现时域参数评估算法和频域参数 ...
学术论文 基于FPGA的ADC并行测试方法研究
高性能ADC产品的出现，给混合信号测试领域带来前所未有的挑战。并行ADC测试方案实现了多个ADC测试过程的并行化和实时化，减少了单个ADC的平均测试时间，从而降低ADC测试成本。本文实现了基于FPGA的ADC并行测试方法。在阅读相关文献的基础上，总结了常用ADC参数测试方法和测试流程。使用FPGA实现时域参数评估算法和频域参数 ...
模拟电子 基于云计算的冷链物流配送车辆路径优化方法研究
针对冷链物流配送车辆路径优化问题，分析云计算模式下处理配送车辆实时路径的优势，建立了冷链物流配送车辆路径优化应用服务架构；并在该架构下获取多源实时交通信息，分析车辆配送时间和综合成本，构建了冷链物流配送车辆路径优化模型，并在云计算环境下利用粗粒度并行遗传算法对模型进行求解，实验结果表明云计算环境下冷 ...
通信网络 MPI下三维FDTD并行运算的分析与实现
基于Message-Passing Interface （ MPI）的编程环境，以PML （Perfectly Matched Layer）为吸收边界条件，讨论了时域有限差分法FDTD的三维并行运算情况。通过一定的数值计算，定量地给出了MPI下FDTD并行算法中的网格数、进程数、分割方式三者之间的关系以及对计算效率的影响。
...
通信网络 云计算关键技术的探讨
云计算（cloud computing）中涉及了分布式处理、并行处理和网格计算、网络存储、虚拟化、负载均衡等传统计算机技术和网络技术。本文从云计算的体系架构和服务角度出发，对云计算中实现的访问控制管理、数据管理和虚拟化功能所使用加密算法和虚拟化等关键技术，用计算机和网络知识分析了这些技术存在的问题，提出了需要改进 ...
存储器技术 基于云计算的海量图片存储管理系统研究
    随着网络信息容量的膨胀，如何高效地存储和管理海量图片数据，传统的数据管理技术难以满足这些应用所提出的对数据管理的需求。针对云计算应用的特点和需求，借鉴传统数据管理技术的理念，提出了一种基于CouchDB的高可扩展、高可靠的海量图片存储管理系统。系统采用分布式文件系统、分布式数据库等技术， ...
其他书籍 遗传算法是一种借鉴生物界自然选择和进化机制发展起来的高度并行、随机、自适应搜索算法。由于其具有健壮性
遗传算法是一种借鉴生物界自然选择和进化机制发展起来的高度并行、随机、自适应搜索算法。由于其具有健壮性，特别适合于处理传统搜索算法解决不好的复杂的和非线性问题。以遗传算法为核心的进化算法已与模糊系统理论、人工神经网络等一起成为计算智能研究中的热点，受到许多学科的共同关注。 本书全面系统地介绍了遗传算法 ...
并行计算 1、PVM＆XPVM并行环境的配置与测试。 2、mandelbrot程序的并行化实现
1、PVM＆XPVM并行环境的配置与测试。
2、mandelbrot程序的并行化实现，并计算时间及加速比
VHDL/FPGA/Verilog 8*8乘法器及其测试：采用booth编码的乘法器：1． ultipler_quick_add_4 即4位的并行全加器
8*8乘法器及其测试：采用booth编码的乘法器：1． ultipler_quick_add_4
即4位的并行全加器，在这里主要起了两个作用：第一个是在求部分积单元时，当编码为3x时用来输出部分积；另外一个是在将部分积加起来时，求3到6位时所用到。
2． ultiplier_quick_add_5
即5位的并行全加器，这里用来分别计算积的7到11位和12到16位。
3 ...
并行计算 基于NV的CUDA（计算统一构架）的一段程序
基于NV的CUDA（计算统一构架）的一段程序，示例如何在显卡的GPU上进行并行平方和运算，代码思路清晰，易于理解。