搜索结果
找到约 4,263 项符合
幅频均衡 的查询结果
电子书籍 TD-SCDMA标准,介绍了3G网络结构,接入网的基本结构,物理层,无线接口协议,无线射频特性,无线资源管理,HSDPA,灵活的组网方式等.
TD-SCDMA标准,介绍了3G网络结构,接入网的基本结构,物理层,无线接口协议,无线射频特性,无线资源管理,HSDPA,灵活的组网方式等.
嵌入式/单片机编程 CPLD在DS—FH混合扩频通信系统中的应用
CPLD在DS—FH混合扩频通信系统中的应用
VHDL/FPGA/Verilog vhdl语言描述分频器
vhdl语言描述分频器，实现2、4、8、16……分频，经过实践
单片机开发 Verilog实现的DDS正弦信号发生器和测频测相模块
Verilog实现的DDS正弦信号发生器和测频测相模块，DDS模块可产生两路频率和相位差均可预置调整的值正弦波，频率范围为20Hz-5MHz，相位范围为0°-359°，测量的数据通过引脚传输给单片机，单片机进行计算和显示。
matlab例程 matlab的时频分析工具包,还比较好用.希望对信号处理的时频分析有所帮助.
matlab的时频分析工具包,还比较好用.希望对信号处理的时频分析有所帮助.
其他嵌入式/单片机内容 * 功能：DP_51PRO实验仪图形液晶显示实验。在屏幕上半部分显示一幅图片 * 在屏幕下半部分显示“重庆科技学院”等
* 功能：DP_51PRO实验仪图形液晶显示实验。在屏幕上半部分显示一幅图片
* 在屏幕下半部分显示“重庆科技学院”等
Windows CE 将位图文件转成AVI视频文件（暂没有加音频）帧频可以自由设定。
将位图文件转成AVI视频文件（暂没有加音频）帧频可以自由设定。
RFID编程 扩频接收机设计实例,vhdly源代码!大家下载下来吧,在ise中调试通过
扩频接收机设计实例,vhdly源代码!大家下载下来吧,在ise中调试通过
VHDL/FPGA/Verilog verilog分频器～时钟为50hmz
verilog分频器～时钟为50hmz，波特率采用9600bps～
编译器/解释器 这是一个用VHDL语言写的分频程序,可用得着
这是一个用VHDL语言写的分频程序,可用得着