搜索结果
找到约 18,323 项符合
帧同步器 的查询结果
按分类筛选
教程资料 使用Verilog编写的同步FIFO
使用Verilog编写的同步FIFO,可通过设置程序中的DEPTH设置FIFO的深度,FIFO_WRITE_CLOCK上升沿向FIFO中写入数据,\r\nFIFO_READ_CLOCK上升沿读取数据。本程序对FIFO上层操作简单实用。
教程资料 软件无线电中数字上下变频器研究与实现
软件无线电中数字上下变频器研究与实现,适合通信专业人员参考
教程资料 基于FPGA的软件无线电调制解调器的设计和实现
基于FPGA的软件无线电调制解调器的设计和实现
教程资料 基于FPGA的分频器
基于FPGA的分频器,可以根据更改参数,实现不同倍数的分频.
教程资料 基于FPGA的数字上下变频器的研究与实现
基于FPGA的数字上下变频器的研究与实现,适合通信专业人员参考
教程资料 FPGA设计分频器的多个源代码实例
fredivn.vhd 偶数分频\r\nfredivn1.vhd 奇数分频\r\nfrediv16.vhd 16分频\r\nPULSE.vhd 数控分频器
教程资料 verilog编写基于fpga的鉴相器模块
verilog编写基于fpga的鉴相器模块
教程资料 控制三相步进电机及光电编码器的采集
控制三相步进电机及光电编码器的采集,当电机停止时,保证三相里面只有一相相通,防止停止时电流过大.
教程资料 基于SDR Sdram(同步动态RAM) 作为主存储器的LED 显示系统的研究
针对主控制板上存储器(SRAM) 存储的数据量小和最高频率低的情况,提出了基于SDR Sdram(同步动态RAM) 作为主存储器的LED 显示系统的研究。在实验中,使用了现场可编程门阵列( FPGA) 来实现各模块的逻辑功能。最终实现了对L ED 显示屏的控制,并且一块主控制板最大限度的控制了256 ×128 个像素点,基于相同条件,比静态内存控制的 ...
教程资料 基于CPLD的扰码与解扰码器的设计
基于CPLD的扰码与解扰码器的设计,扰码用M序列实现,m序列级数和频率可选