搜索结果
找到约 2,670 项符合
布尔逻辑 的查询结果
加密解密 这是实现在4条E1接口上捆绑实现8M传输的逻辑源码
这是实现在4条E1接口上捆绑实现8M传输的逻辑源码，最大容错能力为100MS，对于其他线路捆绑传输也可参考！
软件工程 第一章 数字信号处理、计算、程序、算法和硬线逻辑的基本概念 第二章 Verilog HDL设计方法概述 第三章 Verilog HDL的基本语法 第四章 不同抽象级别的Verilog HDL模型
第一章 数字信号处理、计算、程序、算法和硬线逻辑的基本概念
第二章 Verilog HDL设计方法概述
第三章 Verilog HDL的基本语法
第四章 不同抽象级别的Verilog HDL模型
第五章 基本运算逻辑和它们的Verilog HDL模型
第六章 运算和数据流动控制逻辑
第七章 有限状态机和可综合风格的Verilog HDL ...
其他 枚举PC所有逻辑盘符,并判断其性质,可区分DRIVE_FIXED型的设备是硬盘还是移动硬盘,DRIVE_REMOVABLE类型的设备是软盘还是U盘 工作中的积累,希望对大家有帮助.感谢PUDN曾经给予
枚举PC所有逻辑盘符,并判断其性质,可区分DRIVE_FIXED型的设备是硬盘还是移动硬盘,DRIVE_REMOVABLE类型的设备是软盘还是U盘 工作中的积累,希望对大家有帮助.感谢PUDN曾经给予的帮助和启示,希望中国人共同进步!
嵌入式/单片机编程 深圳优龙公司PXA270的cpld的vhdl逻辑代码
深圳优龙公司PXA270的cpld的vhdl逻辑代码，
嵌入式/单片机编程 本文详细分析了COOLRUNNER系列CPLD的结构,特点及功能,使用VHDL语言实现数字逻辑,实现了水下冲击波记录仪电路的数字电路部分.
本文详细分析了COOLRUNNER系列CPLD的结构,特点及功能,使用VHDL语言实现数字逻辑,实现了水下冲击波记录仪电路的数字电路部分.
其他嵌入式/单片机内容 通过建立逻辑映射表读写NAND_FLASH,可以延长NAND_FLASH的使用寿命,排除坏块的干扰!其中包括NAND_FLASH读写驱动以及逻辑映射表的建立!根据自己的要求修改读写驱动即可使用
通过建立逻辑映射表读写NAND_FLASH,可以延长NAND_FLASH的使用寿命,排除坏块的干扰!其中包括NAND_FLASH读写驱动以及逻辑映射表的建立!根据自己的要求修改读写驱动即可使用
Java编程 画逻辑电路图基本功能： 1。文件的保存
画逻辑电路图基本功能：
1。文件的保存，打开；
2。添加基本元件；
3。画点，画线；
4。删除元件
压缩解压 利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试
利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点。
本设计采用自顶向下、混合输入方式（原理图输入—顶层文件连接和VHDL语言输 ...
其他 生产代百哦26个字母布尔值的样本数据
生产代百哦26个字母布尔值的样本数据，然后构建一个两层神经网络