搜索：小数分频 - 虫虫下载站

VHDL/FPGA/Verilog fpga中pll时钟实现的源代码

fpga中pll时钟实现的源代码，可实现倍频或分频

https://www.eeworm.com/dl/663/268500.html

下载: 102

查看: 1021

嵌入式/单片机编程  T/C2工作在异步模式下

T/C2工作在异步模式下，由PC6(TOSC1)和PC7(TOSC2)外接的32.768KHz 的时钟驱动。T/C2对其1024分频后作为定时时钟。程序计算中断次数。

https://www.eeworm.com/dl/647/272629.html

下载: 116

查看: 1038

VHDL/FPGA/Verilog 采用Verilog HDL语言编写的交通灯控制系统

采用Verilog HDL语言编写的交通灯控制系统，这是一个完整的毕设课题，分别有分频、显示译码、倒计时和动态显示驱动模块，实用价值很高，

https://www.eeworm.com/dl/663/273954.html

下载: 191

查看: 1074

VHDL/FPGA/Verilog Verilog 实现9999计数

Verilog 实现9999计数，内有分频模块，计数模块，译码，动态显示扫描等，用数码显示，

https://www.eeworm.com/dl/663/277395.html

下载: 122

查看: 1102

VHDL/FPGA/Verilog [VHDL经典设计26例]--在xilinx芯片上调试通过--[01--1位全加器][02--2选1多路选择器][03--8位硬件加法器][04--7段数码显示译码器][05--8位串入并出寄存器][

[VHDL经典设计26例]--在xilinx芯片上调试通过--[01--1位全加器][02--2选1多路选择器][03--8位硬件加法器][04--7段数码显示译码器][05--8位串入并出寄存器][6--8位并入串出寄存器][7--内部三态总线][8--含清零和同步时钟使能的4位加法计数器][9--数控分频器][10--4位十进制频率计][11--译码扫描显示电路][12--用状态机实现序 ...

https://www.eeworm.com/dl/663/292018.html

下载: 83

查看: 1368

单片机开发  本示例中使用了一个DCM模块

本示例中使用了一个DCM模块，将输入时钟50MHz，倍频到100MHz，分频到25MHz，不同的频率值通过LED进行演示。

https://www.eeworm.com/dl/648/292760.html

下载: 148

查看: 1047

单片机开发  PROTEUS仿真用单片机系统板系统资源丰富： ★　内置RAM　32KB模块 ★　内置8位动态数码显示模块 ★　内置8X8点阵显示模块 ★　4位静态数码显示模块 ★　4位级联的74LS1

PROTEUS仿真用单片机系统板系统资源丰富： ★　内置RAM　32KB模块 ★　内置8位动态数码显示模块 ★　内置8X8点阵显示模块 ★　4位静态数码显示模块 ★　4位级联的74LS164串并转换模块 ★　内置8通道8位A/D转换 ★　内置8位D/A转换 ★　内置2路SPI和I2C总线接口 ★　内置4路1－Wire总线接口 ★　内置4X4矩阵式键盘 ★　内置 ...

https://www.eeworm.com/dl/648/300781.html

下载: 62

查看: 1086

VHDL/FPGA/Verilog 利用verilog语言

利用verilog语言，设计分频器，很不错的参考资料

https://www.eeworm.com/dl/663/305112.html

下载: 117

查看: 1019

VHDL/FPGA/Verilog 基于DE2实验板

基于DE2实验板，Quartus6.0开发环境，驱动两行液晶，其中分频值可以设置的更小一些，调试成功，编译下载即可。

https://www.eeworm.com/dl/663/307347.html

下载: 95

查看: 1063

通讯/手机编程  2MHz的数据时钟恢复电路

2MHz的数据时钟恢复电路，包括鉴相器、分频器及滤波器

https://www.eeworm.com/dl/527/312182.html

下载: 67

查看: 1020

搜索结果

按分类筛选