搜索结果
找到约 23,624 项符合
小数分频器 的查询结果
按分类筛选
VHDL/FPGA/Verilog 好的分频器设计程序
好的分频器设计程序，有三个，二分频，八分频随便改，比较实用
其他 华为的小数分频专利 PDF文档 里面的内容比较详细 分析了当前的小数分频方法以及专利小数分频方法的实现算法以及步骤
华为的小数分频专利 PDF文档 里面的内容比较详细 分析了当前的小数分频方法以及专利小数分频方法的实现算法以及步骤
matlab例程 电子通信系统的建模与仿真 第4章 电子线路仿真试验 4.1 信号合并 4.2 微积分 4.3 触发器 4.4 分频器 4.5 使能开关 4.6 编程开关 4.7 移位寄存器
电子通信系统的建模与仿真
第4章 电子线路仿真试验
4.1 信号合并
4.2 微积分
4.3 触发器
4.4 分频器
4.5 使能开关
4.6 编程开关
4.7 移位寄存器
4.8 整流电路
4.9 驻波演示
4.10 超外差式接收机
VHDL/FPGA/Verilog 该源码为VHDL语言编写的分频器
该源码为VHDL语言编写的分频器，在W-4b教学平台上通过验证
VHDL/FPGA/Verilog 用VERILOG HDL实现的任意 频率分频器源代码
用VERILOG HDL实现的任意 频率分频器源代码，是一个通用的程序
VHDL/FPGA/Verilog 实现任意小数分频的VHDL源代码
实现任意小数分频的VHDL源代码，方便，快捷，提供丰富的资料可供参考，希望大家喜欢
VHDL/FPGA/Verilog 数控分频器的设计数控分频器的功能就是当在输入端给定不同输入数据时
数控分频器的设计数控分频器的功能就是当在输入端给定不同输入数据时，将对输入的时钟信号有不同的分频比，数控分频器就是用计数值可并行预置的加法计数器设计完成的，方法是将计数溢出位与预置数加载输入信号相接即可。 ...
VHDL/FPGA/Verilog fredivn.vhd 偶数分频 fredivn1.vhd 奇数分频 frediv16.vhd 16分频 PULSE.vhd 数控分频器
fredivn.vhd 偶数分频
fredivn1.vhd 奇数分频
frediv16.vhd 16分频
PULSE.vhd 数控分频器
VHDL/FPGA/Verilog 主时钟为15.36MHz的带选通的8位输出分频器
主时钟为15.36MHz的带选通的8位输出分频器，可得到100Hz,120Hz,1kHz,10kHz的频率