搜索结果
找到约 23,624 项符合
小数分频器 的查询结果
按分类筛选
系统设计方案 关于用触发器构建简单分频器的介绍文档
关于用触发器构建简单分频器的介绍文档，图文并茂，讲解详细
VHDL/FPGA/Verilog 分频器
分频器
软件设计/软件工程 《分频器设计》绝对好用的EDA实验程序！已经通过测试。VHDL语言编写
《分频器设计》绝对好用的EDA实验程序！已经通过测试。VHDL语言编写
VHDL/FPGA/Verilog 基于FPGA的分频器设计,已经通过了仿真(VHDL语言编写)
基于FPGA的分频器设计,已经通过了仿真(VHDL语言编写)
其他书籍 介绍了基于VHDL的可编程分频器在波形发生器中的应用的方法
介绍了基于VHDL的可编程分频器在波形发生器中的应用的方法，利用这一方法，
可使波形频率在大范围内变化。
单片机开发 本文介绍了两种分频系数为整数或半整数的可控分频器的设计方法。其中之一可以实现50％的奇数分频。利用VHDL语言编程
本文介绍了两种分频系数为整数或半整数的可控分频器的设计方法。其中之一可以实现50％的奇数分频。利用VHDL语言编程，并用QUARTERS||4.0进行仿真，用 FPGA 芯片实现。
关键词：半整数，可控分频器，VHDL, FPGA
VHDL/FPGA/Verilog vhdl语言描述分频器
vhdl语言描述分频器，实现2、4、8、16……分频，经过实践
VHDL/FPGA/Verilog verilog分频器～时钟为50hmz
verilog分频器～时钟为50hmz，波特率采用9600bps～
RFID编程 DPLL由 鉴相器 模K加减计数器 脉冲加减电路 同步建立侦察电路 模N分频器 构成. 整个系统的中心频率(即signal_in和signal_out的码速率的2倍) 为clk/8/N. 模K
DPLL由 鉴相器 模K加减计数器 脉冲加减电路 同步建立侦察电路 模N分频器 构成.
整个系统的中心频率(即signal_in和signal_out的码速率的2倍)
为clk/8/N. 模K加减计数器的K值决定DPLL的精度和同步建立时间,K越大,则同步建立时间长,同步精度高.反之则短,低. ...
中间件编程 使用verilog编写分频器
使用verilog编写分频器，包括奇分频和偶分频，可以进行任意奇偶分频