搜索结果
找到约 23,624 项符合
小数分频器 的查询结果
按分类筛选
VHDL/FPGA/Verilog 用VerilogHDL编写的
用VerilogHDL编写的，一个占空比为50％的6分频电路
其他 可以实现IO口在微处理器上的扩展
可以实现IO口在微处理器上的扩展，集成了分频，移位等技术，是个很不错的程序
VHDL/FPGA/Verilog 帧同步检测源码
帧同步检测源码，包括同步跟踪模块，fifo,分频模块，还有系统的测试平台
VHDL/FPGA/Verilog 1.高精度数字秒表（0.01秒的vhdl语言实现） 2.具有定时
1.高精度数字秒表（0.01秒的vhdl语言实现）
2.具有定时，暂停，按键随机存储，翻页回放功能；
3.对30M时钟分频产生显示扫描时钟
4.精度高达0.01s,并且可以通过改变主频来更改分频比和记数间隔，可控性高。
5.模块化设计，其中的许多函数可以成为vhdl语言的通用经典例子（包含分频电路设计，动态扫描时钟设计，译码电路设计 ...
邮电通讯系统 使用hspice平台
使用hspice平台，混频器设计源码，频域到300兆。
VHDL/FPGA/Verilog 通过VERILOG编程
通过VERILOG编程，实现FPGA任意整数分频的源代码
文章/文档 介绍了基于FPGA的多功能计程车计价器的电路设计。该设计采用了可编程逻辑器件FPGA的ASIC设计
介绍了基于FPGA的多功能计程车计价器的电路设计。该设计采用了可编程逻辑器件FPGA的ASIC设计，并基于超高速硬件描述语言VHDL在Xilinx公司的SpartanⅡ系列的2sc200PQ208-5芯片上编程实现了整个系统的控制部分，整个自动控制系统由四个模块构成：秒分频模块、控制模块、计量模块和译码显示模块。该设计不仅仅实现了显示计程车 ...
VHDL/FPGA/Verilog 用VHDL语言实现数显时钟
用VHDL语言实现数显时钟，devid200.vhd为分频模块，scan.vhd为LED扫描模块，timecount.vhd为计数模块
VHDL/FPGA/Verilog 本程序以XILINX公司的ISE８.２为开发平台
本程序以XILINX公司的ISE８.２为开发平台，采用VHDL为开发语言，实现了对一个时钟信号分频的功能
VHDL/FPGA/Verilog 如果不考虑占空比
如果不考虑占空比，直接利用计数器来进行分频，则占空比会发生变化。下面程序实现1：1的三分频。