搜索结果
找到约 13,549 项符合
容量测试 的查询结果
按分类筛选
单片机编程 基于AVR单片机和CPLD的姿态测试系统设计
摘要：本系统采用cPLD和AvR单片机作为逻辑控制核心，设计了姿态存储测试系统，以实现姿态信息的采集、编帧和存储。详细介绍了姿态测试系统的工作原理和硬件设计。利用AVR单片机，控制数据的写、读、擦除操作，利用cPLD的逻辑控制功能完善了存储测试系统的各个工作状态，提高了存储测试系统工作的可靠性。验证了该系统可以 ...
通信网络 MIMO原理及测试
介绍了MIMO的基本原理，并在此基础上对MIMO在不同移动通信系统中的应用进行了阐述，最后介绍了R&S公司的相应测试解决方案。
1 引言
对于所有的无线通信系统而言，无论是3GPP UMTS这样的移动无线网络，还是像WLAN那样的无线局域网，除了通过高阶调制或更大的信号带宽这样传统的方式来提高数据速率以外，还 ...
其他 测试UDPTCP数据包,用于调试数据
测试UDPTCP数据包,用于调试数据，及大容量数据测试
单片机开发 大容量Flash存储器W25X16,W25X32,W25X64读写擦除程序
大容量Flash存储器W25X16,W25X32,W25X64读写擦除程序，在SST单片机上测试通过，使用了SST单片机的硬件SPI功能；也可以使用虚拟SPI的方法，在SST和STC单片机上测试通过。
压缩解压 一种基于相容压缩和FDR编码压缩的综合压缩方法。该方法首先把原始测试集的测试向量转变成多扫描链的形式
一种基于相容压缩和FDR编码压缩的综合压缩方法。该方法首先把原始测试集的测试向量转变成多扫描链的形式，利用测试向量间的相容关系进行第一次压缩——相容压缩，在此基础上对相容压缩过的测试集进行重排，使其仍然保持原始测试集中测试模式的排列特性，并对其进行优化排序，使得相邻模式间具有最少的不同位，最后利用FDR编 ...
技术资料 基于FPGA设计的sdram读写测试实验Verilog逻辑源码Quartus工程文件+文档说明 DR
基于FPGA设计的sdram读写测试实验Verilog逻辑源码Quartus工程文件+文档说明，DRAM选用海力士公司的 HY57V2562 型号,容量为的 256Mbit,采用了 54 引脚的TSOP 封装, 数据宽度都为 16 位, 工作电压为 3.3V,并丏采用同步接口方式所有的信号都是时钟信号。FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。timescale 1ps ...
技术资料 FDD+LTE基站收发模块射频性能测试与调试.
随着现代移动通信系统在全球商用化的快速推进与蓬勃发展，以及通信系统日益增长的高速多媒体数据业务需求，新一代移动通信系统需要更多更先进的技术来实现更高的传输速率和系统容量，目前世界各国已将研究重点转入第四代移动通信系统的研究和开发。第三代合作伙伴计划（3GPP）通用移动通信系统技术的长期演进（LTE）作为第 ...
课件教程 工程测试技术基础演示教程 PPT版
工程测试技术基础演示教程 PPT版
通信技术 Bluetooth RF测试－正确的无线电设计测试
Bluetooth RF测试－正确的无线电设计测试