搜索结果

找到约 15,212 项符合 实时钟模块 的查询结果
相关度 上传时间 下载量 查看数
共 15,212 条结果

按分类筛选

教程资料 通过fpga产生时钟的VHDL源码

通过fpga产生时钟的VHDL源码，QII7.1下调试通过
https://www.eeworm.com/dl/fpga/doc/18295.html
下载: 74
查看: 1078

教程资料 自己设计的Smartcard功能模块

自己设计的Smartcard功能模块，已经通过vcs仿真和FPGA验证，可以使用。
https://www.eeworm.com/dl/fpga/doc/18348.html
下载: 100
查看: 1044

教程资料 附件中资料时模拟时钟方面的信息

附件中资料时模拟时钟方面的信息，可用单片机仿真软件仿真。
https://www.eeworm.com/dl/proteus/doc/18349.html
下载: 30
查看: 1067

教程资料 基于FPGA的新型数据位同步时钟提取(CDR)实现方法

基于FPGA的新型数据位同步时钟提取(CDR)实现方法
https://www.eeworm.com/dl/fpga/doc/18408.html
下载: 145
查看: 1254

教程资料 Verilog实现的DDS正弦信号发生器和测频测相模块

Verilog实现的DDS正弦信号发生器和测频测相模块，DDS模块可产生两路频率和相位差均可预置调整的值正弦波，频率范围为20Hz-5MHz，相位范围为0°-359°，测量的数据通过引脚传输给单片机，单片机进行计算和显示。
https://www.eeworm.com/dl/fpga/doc/18425.html
下载: 52
查看: 1147

教程资料 FPGA的时钟详细讲解

FPGA的时钟详细讲解，可以让你更加熟悉的了解FPGA的时钟设计。
https://www.eeworm.com/dl/fpga/doc/18428.html
下载: 76
查看: 1047

教程资料 fpga cpld 常见模块设计

fpga cpld 常见模块设计，包括基于fpga 的全数字锁向环，基于fpga cpld 的半整数分频器的设计等，很有用
https://www.eeworm.com/dl/fpga/doc/18455.html
下载: 176
查看: 1074

教程资料 FPGA时钟分析

FPGA时钟分析，包括门控时钟与时钟偏仪分析，逻辑设计时钟分析，毛刺分析．
https://www.eeworm.com/dl/fpga/doc/18456.html
下载: 80
查看: 1054

教程资料 CPLD、FPGA在EL显示模块及接口电路中的应用

CPLD、FPGA在EL显示模块及接口电路中的应用,cpld实现数字电路取代，fpga取代液晶显示专用控制芯片。
https://www.eeworm.com/dl/fpga/doc/18544.html
下载: 59
查看: 1078

教程资料 CPLD/FPGA设计中的时钟应用讲解及其实例

CPLD/FPGA设计中的时钟应用讲解 及其实例
https://www.eeworm.com/dl/fpga/doc/18566.html
下载: 60
查看: 1078