搜索结果

找到约 6,556 项符合 实时逻辑 的查询结果

系统设计方案 RTPRTCP实时传输协议的研究与Linux实现

RTPRTCP实时传输协议的研究与Linux实现
https://www.eeworm.com/dl/678/195839.html
下载: 194
查看: 1046

系统设计方案 本文介绍了基于遥测技术的绝缘子在线监测系统的设计与实现。该系统采用网络测量技术 ,通过数据测量单元在线实时监测输电线路上绝缘子串的污秽特征量等数据 ,采用无线与有线相结合的方式将数据传到数据分析总站

本文介绍了基于遥测技术的绝缘子在线监测系统的设计与实现。该系统采用网络测量技术 ,通过数据测量单元在线实时监测输电线路上绝缘子串的污秽特征量等数据 ,采用无线与有线相结合的方式将数据传到数据分析总站 ,通过专家知识和自学习算法 ,对绝缘子的污秽及老化状况做出正确的预测和评估 ,实现故障预警。 ...
https://www.eeworm.com/dl/678/195859.html
下载: 57
查看: 1069

单片机开发 介绍一种基于MSP430单片机的嵌入式实时操作系统(RTOS)设计。以μC/OS-Ⅱ在MSP430F148芯片上的移植和应用为例,着重讨论几个在单片机上实现RTOS经常遇到的问题,如中断堆栈的结构设计

介绍一种基于MSP430单片机的嵌入式实时操作系统(RTOS)设计。以μC/OS-Ⅱ在MSP430F148芯片上的移植和应用为例,着重讨论几个在单片机上实现RTOS经常遇到的问题,如中断堆栈的结构设计、如何保证单片机的低功耗特性、如何减少RTOS在运行中占用的RAM空间等问题。 ...
https://www.eeworm.com/dl/648/195860.html
下载: 77
查看: 1106

其他 msp430_rtos 基于MSP430的实时操作系统设计

msp430_rtos 基于MSP430的实时操作系统设计
https://www.eeworm.com/dl/534/196175.html
下载: 93
查看: 1041

单片机开发 高精度实时时钟-SD2001驱动程序 [功能]对sd2001时钟进行时实读写

高精度实时时钟-SD2001驱动程序 [功能]对sd2001时钟进行时实读写,并对其内部的ram进行操作
https://www.eeworm.com/dl/648/196981.html
下载: 52
查看: 1031

文件格式 实时时钟电路DS1302的原理及应用,含有实例,测试成功的

实时时钟电路DS1302的原理及应用,含有实例,测试成功的
https://www.eeworm.com/dl/639/197019.html
下载: 125
查看: 1046

VHDL/FPGA/Verilog 简易逻辑分析仪的设计用源代码,为05年电子大赛2等奖作品

简易逻辑分析仪的设计用源代码,为05年电子大赛2等奖作品
https://www.eeworm.com/dl/663/197442.html
下载: 41
查看: 1095

其他 本文是06SIGGRAPH上的一篇论文"实时视频抽象"的原始算法.其中包括双面过滤颜色转换高斯差分边缘等.

本文是06SIGGRAPH上的一篇论文"实时视频抽象"的原始算法.其中包括双面过滤\颜色转换\高斯差分边缘等.
https://www.eeworm.com/dl/534/197504.html
下载: 118
查看: 1059

VHDL/FPGA/Verilog 基于Verilog-HDL的硬件电路的实现 9.2 具有LCD显示单元的可编程单脉冲发生器   9.2.1 LCD显示单元的工作原理   9.2.2 显示逻辑设计的思路与流程   9.

基于Verilog-HDL的硬件电路的实现 9.2 具有LCD显示单元的可编程单脉冲发生器   9.2.1 LCD显示单元的工作原理   9.2.2 显示逻辑设计的思路与流程   9.2.3 LCD显示单元的硬件实现   9.2.4 可编程单脉冲数据的BCD码化   9.2.5 task的使用方法   9.2.6 for循环语句的使用方法   9.2.7 二进制数转换BCD码 ...
https://www.eeworm.com/dl/663/197554.html
下载: 99
查看: 1160

VHDL/FPGA/Verilog 基于Verilog-HDL的硬件电路的实现 9.7 步进电机的控制   9.7.1 步进电机驱动的逻辑符号   9.7.2 步进电机驱动的时序图   9.7.3 步进电机驱动的逻辑框图

基于Verilog-HDL的硬件电路的实现 9.7 步进电机的控制   9.7.1 步进电机驱动的逻辑符号   9.7.2 步进电机驱动的时序图   9.7.3 步进电机驱动的逻辑框图   9.7.4 计数模块的设计与实现   9.7.5 译码模块的设计与实现   9.7.6 步进电机驱动的Verilog-HDL描述    9.7.7 编译指令-"宏替换`define"的使用 ...
https://www.eeworm.com/dl/663/197561.html
下载: 158
查看: 1198