搜索：多时钟 - 虫虫下载站

汇编语言  用于显示时钟

用于显示时钟，很不错的程序啊，希望大家多看看啊，支持支持小弟，我！

https://www.eeworm.com/dl/644/217727.html

下载: 61

查看: 1019

汇编语言  三路时钟控制器

三路时钟控制器，每路独立控制。每路可设置多个时间段的开关状态。

https://www.eeworm.com/dl/644/225370.html

下载: 166

查看: 1015

单片机开发  Keil c编写的DS1302源代码。DS1302 是美国DALLAS公司推出的一种高性能、低功耗、带RAM的实时时钟电路

Keil c编写的DS1302源代码。DS1302 是美国DALLAS公司推出的一种高性能、低功耗、带RAM的实时时钟电路，它可以对年、月、日、周日、时、分、秒进行计时，具有闰年补偿功能，工作电压为2.5V～5.5V。采用三线接口与CPU进行同步通信，并可采用突发方式一次传送多个字节的时钟信号或RAM数据。DS1302内部有一个31×8的用于临时性 ...

https://www.eeworm.com/dl/648/257214.html

下载: 84

查看: 1214

压缩解压  利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试

利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点。本设计采用自顶向下、混合输入方式（原理图输入—顶层文件连接和VHDL语言输 ...

https://www.eeworm.com/dl/617/261127.html

下载: 85

查看: 1123

VHDL/FPGA/Verilog [VHDL经典设计26例]--在xilinx芯片上调试通过--[01--1位全加器][02--2选1多路选择器][03--8位硬件加法器][04--7段数码显示译码器][05--8位串入并出寄存器][

[VHDL经典设计26例]--在xilinx芯片上调试通过--[01--1位全加器][02--2选1多路选择器][03--8位硬件加法器][04--7段数码显示译码器][05--8位串入并出寄存器][6--8位并入串出寄存器][7--内部三态总线][8--含清零和同步时钟使能的4位加法计数器][9--数控分频器][10--4位十进制频率计][11--译码扫描显示电路][12--用状态机实现序 ...

https://www.eeworm.com/dl/663/292018.html

下载: 83

查看: 1368

其他  一种方便的全数字时钟频率转换电路设计

一种方便的全数字时钟频率转换电路设计，不使用PLL，转换档位多，资源占用少。

https://www.eeworm.com/dl/534/299293.html

下载: 110

查看: 1071

单片机开发  多功能数字钟的设计。要求：使用单片机实现智能数字钟

多功能数字钟的设计。要求：使用单片机实现智能数字钟，应该具有以下功能： 1，能动态显示年月日、时分秒（用LCD液晶显示），误差小于±10％； 2，具有闹钟功能； 3，重要事件提醒功能； 4，液晶显示具有反显选择功能。摘要多功能数字钟在电子产品的研发和制造中占有很重要的位置，其主要功能在于能动态显示时间，并且 ...

https://www.eeworm.com/dl/648/312769.html

下载: 37

查看: 1062

VHDL/FPGA/Verilog 本文件包括多路选择器器建模

本文件包括多路选择器器建模，译码器实验程序，加法器实验程序，比较器实验程序，计数器建模，I2C接口标准建模源码，串行接口RS232标准建模源码标准，LCM建模源码，时钟６分频源码，串并转化源码。，对于硬件设计初学者来说有一定的参考价值。 ...

https://www.eeworm.com/dl/663/318858.html

下载: 163

查看: 1043

单片机开发  多功能太阳能热水器设计硬件：AT89S52单片机

多功能太阳能热水器设计硬件：AT89S52单片机，晶振为12MHz，KS0108驱动的128*64液晶 SPI总线的DS1302时钟，1-WIRE温度传感器DS18B20。

https://www.eeworm.com/dl/648/334105.html

下载: 154

查看: 1043

其他  只有最初级的逻辑电路才使用单一的时钟。大多数与数据传输相关的应用都有与生俱来的挑战

只有最初级的逻辑电路才使用单一的时钟。大多数与数据传输相关的应用都有与生俱来的挑战，即跨越多个时钟域的数据移动，本文将介绍怎样在同步设计中处理异步信号

https://www.eeworm.com/dl/534/336183.html

下载: 99

查看: 1046

搜索结果

按分类筛选