搜索结果
找到约 27,191 项符合
含详细注释说明 的查询结果
人工智能/神经网络 神经网络c++源程序
神经网络c++源程序,有可执行文件和注释说明
编译器/解释器 keil uv3 教程
keil uv3 教程,讲述keil UV3 的使用,KeilμVision3快速入门,设置编译器,调试都有详细的说明
Java编程 java网络五子棋 下面的源代码分为4个文件; chessClient.java:客户端主程序。 chessInterface.java:客户端的界面。 chessPad.java
java网络五子棋
下面的源代码分为4个文件;
chessClient.java:客户端主程序。
chessInterface.java:客户端的界面。
chessPad.java:棋盘的绘制。
chessServer.java:服务器端。
可同时容纳50个人同时在线下棋,聊天。
没有加上详细注释,j2sdk1.4下通过。 ...
Java编程 Doc2Db.bat:用来将数据表描述文档转换成sql脚本。由于不方便解析WORD
Doc2Db.bat:用来将数据表描述文档转换成sql脚本。由于不方便解析WORD,需要先WORD中的表格拷贝至Excel,一个Table占用一个Sheet。如实例中的table.xls
Db2Doc.bat:用来将数据库表转成描述文档。数据库的链接和指定表需要在conf.properties文件中配置一下。
conf.properties:配置文件。配置Excel中代表表属性的相关单元格 ...
Linux/Unix编程 linux0.11原码
linux0.11原码,附有详细注释,可用VC直接打开
VHDL/FPGA/Verilog DDR SDRAM控制器的VHDL源代码
DDR SDRAM控制器的VHDL源代码,含详细设计文档。
The DDR, DCM, and SelectI/O&#8482 features in the Virtex&#8482 -II architecture make it the perfect
choice for implementing a controller of a Double Data Rate (DDR) SDRAM. The Digital Clock
Manager (DCM) provides the required Delay Locked Loop (DLL), Dig ...
VHDL/FPGA/Verilog 16点FFT的VHDL源代码
16点FFT的VHDL源代码,含详细设计文档。
Linux/Unix编程 一份精简的linux内核源代码
一份精简的linux内核源代码,并加了详细注释
matlab例程 英国伦敦大学一个学生写的有关UWB的文章
英国伦敦大学一个学生写的有关UWB的文章,里面有较详细的说明并附有Matlab源码,适合初学者。
J2ME 一款体育类手机游戏的GameCanvas源码
一款体育类手机游戏的GameCanvas源码,包含详细注释。