搜索结果

Test Specification for SUPL 2.0 from OMA

为tomcat redis session以前只支持7，,现提供一个支持 8.0.37的 manager，其它版本等待中

变压器设计很全面的必不可少的磁芯参数,确实非常实用。

用平面型磁芯设计25瓦直流变换器25WattDCDCconverterusingPlanarCore 可以参考，利用平面变压器设计DC-DC变换器

电机驱动交流输入50W隔离反激电源，伺服驱动器主电源可将高电压交流输入（110V 到 690V）或直流链路电压转换为单个隔离式24V直流，正激、反激式、双端开关电源高频变压器设计详解

EZ-USB TX2 是一个符合usb2.0的收发器，把串行的解串成30M的16位或者60M的8位的并行接口。EZ-USB TX2 提供一个高速的物理层接口，可以工作在usb2.0 允许的最大带宽。

学习7段数码显示译码器、十六进制计数器以及顶层连接模块的Verilog设计； 2、掌握组合逻辑，时序逻辑以及用例化语句实现顶层模块的Verilog设计方法； 3、熟悉QuartusⅡ的整个设计流程，仿真方法，引脚锁定，下载及测试方法。 ...

Quectel_BC35-G&BC28&BC95 R2.0_OneNET_Application_Note_V1.0 Quectel_BC35-G&BC28_AT_Commands_Manual_V1.2 Quectel_BC35-G&BC28_Firmware_Upgrade_User_Guide_V1.0 Quectel_BC35-G&BC28_MQTT_Application_Note_V1.0 Quectel_BC35-G&BC28_UEMonitor_User_Guide_V1.0 Quectel_BC35-G_硬件设计手册_V1.0 ...

已知一个整数序列A=(a0，a1，…，an-1)，其中0≤ai＜n(0≤i＜n)。若存在ap1=ap2=…=apm=x且m＞n/2(0≤pk＜n，1≤k≤m)，则称x为A的主元素。例如A= ( 0，5，5，3，5，7，5，5 )，则5为主元素；又如A= ( 0，5，5，3，5，1，5，7 )，则A中没有主元素。 假设A中的n个元素保存在一个一维数组中，请设计一个尽可能高效的算法 ...

嵌入式硬件设计第2版，包含多种硬件电路的典型应用。