搜索结果
找到约 1,664 项符合
双向计数器 的查询结果
按分类筛选
单片机开发 ASP计数器设计详解ASP计数器设计详解
ASP计数器设计详解ASP计数器设计详解
VHDL/FPGA/Verilog 用VHDL语言实现8421码的十进制计数器
用VHDL语言实现8421码的十进制计数器，状态变化0000->0001->0010->0011->0100->0101->0110->0111->1000->0000.循环往复。
单片机开发 一个关于8253可编程定时器计数器的源代码....还有仿真.....
一个关于8253可编程定时器计数器的源代码....还有仿真.....
VHDL/FPGA/Verilog （1） 计数器的输入为RST（复位）
（1） 计数器的输入为RST（复位），EN（使能），CLK（时钟），U_D（up_down加/减选择）；输出为COUT（进位/借位输出），CQ（3：1）（数值输出）；
范围65536。
VHDL/FPGA/Verilog 计数器
计数器，用VHDL实现，先6分频，再10分频，24分频，同时可做万年历
系统设计方案 秒表/时钟计数器要求用六位LED数码显示时
秒表/时钟计数器要求用六位LED数码显示时，分，秒，以24小时计时方式。使用按键开关可实现时分调整，秒表/时钟功能转换，省电等功能。
单片机开发 0-9999计数器--4位数数码管 单片机
0-9999计数器--4位数数码管
单片机
文章/文档 含计数使能、异步复位和计数值并行预置功能4位加法计数器
含计数使能、异步复位和计数值并行预置功能4位加法计数器
嵌入式Linux 小型内存分配模块,用通用循环双向链表实现
小型内存分配模块,用通用循环双向链表实现，改程序模拟系统malloc