搜索结果
找到约 24,500 项符合
压频变换器 的查询结果
VHDL/FPGA/Verilog 分频器的vhdl描述
分频器的vhdl描述，在源代码中完成对时钟信号CLK的2分频,4分频,8分频,16分频
VHDL/FPGA/Verilog 数控分频器的输出信号频率为输入数据的函数。用传统的方法设计,其设计过程和电路都比较复杂,且设计成 果的可修改性和可移植性都较差。基于VHDL 的数控分频器设计,整个过程简单、快捷,极易修改,可移植性
数控分频器的输出信号频率为输入数据的函数。用传统的方法设计,其设计过程和电路都比较复杂,且设计成
果的可修改性和可移植性都较差。基于VHDL 的数控分频器设计,整个过程简单、快捷,极易修改,可移植性强。他可利用
并行预置数的加法计数器和减法计数器实现。广泛应用于电子仪器、乐器等数字电子系统中。 ...
单片机开发 采用单片机89C52对飞利浦13.56Mhz的射频芯片MFRC500进行密码的配置与扇区的读写。可以由电脑通过串口发送命令来对MFRC500进行寄存器的配置读写。
采用单片机89C52对飞利浦13.56Mhz的射频芯片MFRC500进行密码的配置与扇区的读写。可以由电脑通过串口发送命令来对MFRC500进行寄存器的配置读写。
VHDL/FPGA/Verilog verilog实现的奇数分频器 针对任何规模的奇数分频
verilog实现的奇数分频器 针对任何规模的奇数分频
VHDL/FPGA/Verilog 基于状态图的光电编码器4倍频vhdl程序
基于状态图的光电编码器4倍频vhdl程序，输入相位差90度的两相，输出倍频和方向信号
VHDL/FPGA/Verilog 分别用分频比交错法及累加器分频法完成非整数分频器设计。
分别用分频比交错法及累加器分频法完成非整数分频器设计。
matlab例程 matlab傅里叶变换的频域卷积定理
matlab傅里叶变换的频域卷积定理，这个程序还不错，想要就下吧这样就20个字了
嵌入式/单片机编程 AVR单片机内部AD变换 AVR内部ADC转换原理： AVR单片机内部的ADC转换为10位逐次逼近型ADC。ADC与一个8通道的模拟多路复用器连接
AVR单片机内部AD变换
AVR内部ADC转换原理：
AVR单片机内部的ADC转换为10位逐次逼近型ADC。ADC与一个8通道的模拟多路复用器连接，能对来自端口A 的8 路单端输入模拟电压进行采样。单端电压输入以0V (GND) 为基准。器件还支持16 路差分电压输入组合。 ...
VHDL/FPGA/Verilog 用FPGA仿真实现数控分频器
用FPGA仿真实现数控分频器，完整的工程文件
其他 此文件为EDA的8位分频器
此文件为EDA的8位分频器，但可以用于不同位分频器，如：1位到10位等，用Quartus软件来，以文件VHD格式编译即可