搜索结果
找到约 26,072 项符合
卷积码 的查询结果
按分类筛选
- 全部分类
- 通讯/手机编程 (51)
- 学术论文 (29)
- matlab例程 (27)
- VHDL/FPGA/Verilog (12)
- 其他 (10)
- 编译器/解释器 (8)
- 通讯编程文档 (8)
- 邮电通讯系统 (7)
- DSP编程 (7)
- 书籍源码 (5)
- 其他书籍 (3)
- 压缩解压 (3)
- 源码 (3)
- 通信网络 (2)
- 数据结构 (2)
- VC书籍 (2)
- 数值算法/人工智能 (2)
- 无线通信 (2)
- EDA相关 (1)
- 行业应用文档 (1)
- 3G技术资料 (1)
- 嵌入式/单片机编程 (1)
- 中间件编程 (1)
- 语音压缩 (1)
- 加密解密 (1)
- 汇编语言 (1)
- 其他嵌入式/单片机内容 (1)
- 教育系统应用 (1)
- 文章/文档 (1)
- 3G开发 (1)
- Internet/网络编程 (1)
- 数学计算 (1)
- 技术资料 (1)
- VIP专区 (1)
Internet/网络编程 信道编码中的差错控制前向纠错
信道编码中的差错控制前向纠错，具体实现编码为rcpc卷积码
matlab例程 是一个四发四收的球型译码程序
是一个四发四收的球型译码程序，编码是卷积码，调制方式是BPSK，用Vblast来实现解码。
源码 基于FPGA的viterbi设计及Verilog代码
viterbi译码算法是一种卷积码的解码算法。优点不说了。缺点就是随着约束长度的增加算法的复杂度增加很快。约束长度N为7时要比较的路径就有64条，为8时路径变为128条。 (2<<(N-1))。所以viterbi译码一般应用在约束长度小于10的场合中。
先说编码（举例约束长度为7）：编码器7个延迟器的状态（0，1）组成了整个编码器的64个状 ...
源码 Verilog源代码关于viterbi设计
&nbsp;(n, k, N)卷积码的状态数为2k (N−1) ，对每一时刻要
做2k (N−1) 次“加－比－存”操作，每一操作包括2k 次加法和2k −1 次比较，同时要保留2k (N−1)
条幸存路径。由此可见，Viterbi 算法的复杂度与信道质量无关，其计算量和存储量都随约束
长度N 和信息元分组k 呈指数增长。因此，在约束长度和信息元分 ...
VHDL/FPGA/Verilog 一维DCT变换的verilog源码
一维DCT变换的verilog源码，可用于JPEG算法优化的参考。程序中用到的算法称为“扭卷积”，可参考相关IEEE paper
matlab例程 交织码的Matlab源代码
交织码的Matlab源代码，（7，4）卷积交织编码，并附有仿真图形
数学计算 一个实现相关运算的源码
一个实现相关运算的源码，先反转再卷积。为什么非得20字，说明白就可以了
学术论文 DVB系统信道编码的研究与FPGA实现.rar
数字图像通信的最广泛的应用就是数字电视广播系统，与以往的模拟电视业务相比，数字电视在节省频谱资源、提高节目质量方面带来了一场新的革命，而与此对应的DVB（Digital Video Broadcasting）标准的建立更是加速了数字电视广播系统的大规模应用。DVB标准选定MPEG—2标准作为音频及视频的编码压缩方式，随后对MPEG—2码流进 ...