搜索结果
找到约 19,890 项符合
半桥变换器 的查询结果
VHDL/FPGA/Verilog 用VHDL语言实现半加器。已经通过编译和仿真
用VHDL语言实现半加器。已经通过编译和仿真
人工智能/神经网络 wekaUT是 university texas austin 开发的基于weka的半指导学习(semi supervised learning)的分类器
wekaUT是 university texas austin 开发的基于weka的半指导学习(semi supervised learning)的分类器
VHDL/FPGA/Verilog 半整数分频器的实现（verilog）
半整数分频器的实现（verilog），本文以6.5分频为例！很实用的！
VHDL/FPGA/Verilog 利用两个半加器来组成的全加器
利用两个半加器来组成的全加器，是简单的vhdl语言入门
嵌入式/单片机编程 AVR单片机内部AD变换 AVR内部ADC转换原理： AVR单片机内部的ADC转换为10位逐次逼近型ADC。ADC与一个8通道的模拟多路复用器连接
AVR单片机内部AD变换
AVR内部ADC转换原理：
AVR单片机内部的ADC转换为10位逐次逼近型ADC。ADC与一个8通道的模拟多路复用器连接，能对来自端口A 的8 路单端输入模拟电压进行采样。单端电压输入以0V (GND) 为基准。器件还支持16 路差分电压输入组合。 ...
软件测试 数字图像快速傅立叶变换,定时器
数字图像快速傅立叶变换,定时器，数字滤波器，无限脉冲响应，索贝尔滤波器
压缩解压 EDA 全减器 包括半减器
EDA 全减器 包括半减器
技术资料 基于DSP的移相全桥高频链逆变器
基于DSP的移相全桥高频链逆变器这是一份非常不错的资料，欢迎下载，希望对您有帮助！
技术资料 FPGA_ASIC-基于CPLD FPGA的半整数分频器的设计讲解
该文档为FPGA_ASIC-基于CPLD、FPGA的半整数分频器的设计讲解文档，是一份很不错的参考资料，具有较高参考价值，感兴趣的可以下载看看………………
技术资料 基于高级定时器的全桥移相PWM发波方案
本文基于 STM32 中高级控制定时器设计了一种全桥移相控制 PWM 发波方案。