搜索结果
找到约 10,731 项符合
十进制转十六进制 的查询结果
VHDL/FPGA/Verilog 多进制数字频率调制(MFSK)系统VHDL程序
多进制数字频率调制(MFSK)系统VHDL程序
单片机开发 vb串口通信调试,能够进行16进制和字符的数据传输。
vb串口通信调试,能够进行16进制和字符的数据传输。
通讯编程文档 一种多进制频移键控信号的调制分类及解调方法结束后
一种多进制频移键控信号的调制分类及解调方法结束后，返 回到BCP继续呼叫处理的终结点。
编译器/解释器 16进制文件编辑与磁盘编辑软件。类似 ultraedit 的文本编辑工具
16进制文件编辑与磁盘编辑软件。类似 ultraedit 的文本编辑工具，支持二进制编辑，支持比较和调整 bitwise 顺序。功能强大，支持文件在二进制级进行比较。
数据结构 数据结构之对栈的应用之实现各个进制的转换
数据结构之对栈的应用之实现各个进制的转换
其他 自己做的2进制和16进制转换工具
自己做的2进制和16进制转换工具，支持批量转换
数据结构 基于N进制的多精度问题 本代码可以处理N进制的多精度四则运算。 输入格式： 全是正数
基于N进制的多精度问题
本代码可以处理N进制的多精度四则运算。
输入格式： 全是正数，string（或int）格式，请参见函数原型！开头不要有多余的零！
VHDL/FPGA/Verilog 设计一个能进行时、分、秒计时的十二小时制或二十四小时制的数字钟
设计一个能进行时、分、秒计时的十二小时制或二十四小时制的数字钟，并具有定时与闹钟功能，能在设定的时间发出闹铃音，能非常方便地对小时、分钟和秒进行手动调节以校准时间，每逢整点，产生报时音报时。
实验平台：
1. 一台PC机；
2. MAX+PLUSII10.1。
Verilog HDL语言实现,还有完整的实验报告 ...
数学计算 多进制转换组件示例程序
多进制转换组件示例程序，此示例程序还实现了动态菲屏功能(每次启动程序都会看到不同的菲屏显示效果)等功能，运行多进制转换功能前，请先正确注册组件。