搜索结果
找到约 10,731 项符合
十进制转十六进制 的查询结果
汇编语言 (1)编写分支结构.asm文件实现: 键盘输入以‘$’为结束符的长度不超过80的字符串（含字母、数字、其他字符）
(1)编写分支结构.asm文件实现: 键盘输入以‘$’为结束符的长度不超过80的字符串（含字母、数字、其他字符），对其中的非数字字符计数。统计结果用十六进制数屏幕显示。
(2)编写分支结构.asm文件实现: 定义一串以‘$’结束的字符串，给每一个字符均加上偶校验位。统计有多少个字符因含有奇数个1而加上了校验位，结果存入N单 ...
单片机开发 通过PC端的串口调试工具
通过PC端的串口调试工具，从PC端发出一个十六进制的数，
通过串口传输到单片机，并有单片机通过
LED数码管显示其ASII码，而且单片机又将
这个数发回PC端，并在PC端显示出来，从而
实现单片机与PC机的通讯
其他 本程序为仿照Windows计算器制作
本程序为仿照Windows计算器制作，其中基本功能已经达到，不过程序在十六进制与其它进制转换时有点缺陷，有后本人会加以完善。
嵌入式/单片机编程 -- 本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在 --PC机上安装一个串口调试工具来验证程序的功能。 -- 程序实现了一个收发一帧10个bit（即无奇偶校验位）的串口控 --
-- 本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在
--PC机上安装一个串口调试工具来验证程序的功能。
-- 程序实现了一个收发一帧10个bit（即无奇偶校验位）的串口控
--制器，10个bit是1位起始位，8个数据位，1个结束
--位。串口的波特律由程序中定义的div_par参数决定，更改该参数可以实
--现相应的波特率 ...
VHDL/FPGA/Verilog 用verilog编写的抢答器
用verilog编写的抢答器，当主持人宣布“开始比赛”，系统初始化，选手进入“抢答状态”。当某一选手首先按下抢答开关时，相应的指示灯亮，此时抢答器不再接受其他输入信号。电路具有累计分控制（分别用４个４位选手的积分——十六进制数），由主持人控制“加分”。“加分”加分完毕，开始下一轮抢答。电路还可以设有回答问 ...
单片机开发 使用LED显示接收到的数据
使用LED显示接收到的数据，使用LCD显示发送的字符
* 程序使用波特率为9600，程序运行时需要在pc机上使用一个串口
* 接收发送程序，发送字符应为asc码，接收的字符为十六进制
汇编语言 大学时学汇编做的一些小实验
大学时学汇编做的一些小实验，包括查找字符串、偶数以十六进制显示、响铃、双精度数加法、匹配等等，绝对很适用。