搜索结果
找到约 8,215 项符合
十六进制 的查询结果
按分类筛选
- 全部分类
- 汇编语言 (58)
- 其他 (36)
- 单片机开发 (33)
- 单片机编程 (19)
- 串口编程 (17)
- 数学计算 (13)
- 技术资料 (9)
- Java编程 (8)
- 嵌入式/单片机编程 (7)
- VHDL/FPGA/Verilog (7)
- 加密解密 (6)
- 软件 (6)
- 精品软件 (6)
- 编辑器/阅读器 (5)
- 数据结构 (5)
- 其他嵌入式/单片机内容 (5)
- Delphi控件源码 (5)
- 数值算法/人工智能 (4)
- 微处理器开发 (4)
- 文章/文档 (4)
- 开发工具 (3)
- 实用工具 (3)
- 软件设计/软件工程 (3)
- 压缩解压 (3)
- 并行计算 (3)
- 编译器/解释器 (3)
- VIP专区 (3)
- 单片机 (2)
- C/C++语言编程 (2)
- 文件格式 (2)
- 通讯/手机编程 (2)
- 邮电通讯系统 (2)
- uCOS (2)
- 其他书籍 (2)
- 中间件编程 (2)
- 操作系统开发 (2)
- DSP编程 (2)
- JavaScript (2)
- 源码 (2)
- 技术教程 (1)
- ARM (1)
- DSP工具/软件 (1)
- ALTERA FPGA开发软件 (1)
- 单片机相关 (1)
- 嵌入式综合 (1)
- 磁盘编程 (1)
- SCSI/ASPI (1)
- 教育系统应用 (1)
- Modem编程 (1)
- 网络 (1)
- OA系统 (1)
- Applet (1)
- 多国语言处理 (1)
- 行业发展研究 (1)
- 游戏 (1)
- 书籍源码 (1)
- 人工智能/神经网络 (1)
- 系统设计方案 (1)
- VC书籍 (1)
- Windows CE (1)
- 驱动编程 (1)
- 测试测量 (1)
- VHDL/Verilog/EDA源码 (1)
- 笔记 (1)
- 应用设计 (1)
VHDL/FPGA/Verilog 介绍了基于Altera 公司的CPLD 芯片FL EX10 K,以及利用VHDL 语言实现多位二进 制码转换成8421BCD 码的原理、设计思路和软件实现。
介绍了基于Altera 公司的CPLD 芯片FL EX10 K,以及利用VHDL 语言实现多位二进
制码转换成8421BCD 码的原理、设计思路和软件实现。
VHDL/FPGA/Verilog 多进制数字频率调制(MFSK)系统VHDL程序
多进制数字频率调制(MFSK)系统VHDL程序
单片机开发 vb串口通信调试,能够进行16进制和字符的数据传输。
vb串口通信调试,能够进行16进制和字符的数据传输。
通讯编程文档 一种多进制频移键控信号的调制分类及解调方法结束后
一种多进制频移键控信号的调制分类及解调方法结束后,返 回到BCP继续呼叫处理的终结点。
编译器/解释器 16进制文件编辑与磁盘编辑软件。类似 ultraedit 的文本编辑工具
16进制文件编辑与磁盘编辑软件。类似 ultraedit 的文本编辑工具,支持二进制编辑,支持比较和调整 bitwise 顺序。功能强大,支持文件在二进制级进行比较。
数据结构 数据结构之对栈的应用之实现各个进制的转换
数据结构之对栈的应用之实现各个进制的转换
其他 自己做的2进制和16进制转换工具
自己做的2进制和16进制转换工具,支持批量转换
数据结构 基于N进制的多精度问题 本代码可以处理N进制的多精度四则运算。 输入格式: 全是正数
基于N进制的多精度问题
本代码可以处理N进制的多精度四则运算。
输入格式: 全是正数,string(或int)格式,请参见函数原型!开头不要有多余的零!
VHDL/FPGA/Verilog 设计一个能进行时、分、秒计时的十二小时制或二十四小时制的数字钟
设计一个能进行时、分、秒计时的十二小时制或二十四小时制的数字钟,并具有定时与闹钟功能,能在设定的时间发出闹铃音,能非常方便地对小时、分钟和秒进行手动调节以校准时间,每逢整点,产生报时音报时。
实验平台:
1. 一台PC机;
2. MAX+PLUSII10.1。
Verilog HDL语言实现,还有完整的实验报告 ...