搜索结果
找到约 1,476 项符合
加速度计 的查询结果
按分类筛选
VHDL/FPGA/Verilog 四位十进制频率计设计 包含测频控制器（TESTCTL）
四位十进制频率计设计
包含测频控制器（TESTCTL），4位锁存器(REG4B)，十进制计数器（CNT10）的原程序(vhd)，波形文件(wmf ),包装后的元件(bsf)。顶层原理图文件（Block1.bdf）和波形。
单片机开发 实验箱整体布局及各实验模块框图.实验一、函数信号发生器,实验二、交实验四、扫频电源,流毫伏表,实验三、单片机低频信号发生器,实验五、频率计,实验十、二阶网络函数的模拟,实验十一、抽样定理
实验箱整体布局及各实验模块框图.实验一、函数信号发生器,实验二、交实验四、扫频电源,流毫伏表,实验三、单片机低频信号发生器,实验五、频率计,实验十、二阶网络函数的模拟,实验十一、抽样定理
VHDL/FPGA/Verilog 智能频率计 1. 频率测量范围为1Hz~1MHz 2. 当频率在1KHz以下时采用测周方法 其它情 况采用测频方法.二者之间自动转换 3. 测量结果显示在数码管上,单位可以是Hz
智能频率计
1. 频率测量范围为1Hz~1MHz
2. 当频率在1KHz以下时采用测周方法 其它情
况采用测频方法.二者之间自动转换
3. 测量结果显示在数码管上,单位可以是Hz（Ｈ）、
KHz（ＡＨ）或MHz（ＢＨ）。
４. 测量过程不显示数据，待测量结果结束后，直接显示结果。 ...
汇编语言 一个基于VHDL的有效位为8位的频率计
一个基于VHDL的有效位为8位的频率计，可以精确测量输入信号的频率
VHDL/FPGA/Verilog 数字频率计
数字频率计，七位计数，显示六位，带test模块
VHDL/FPGA/Verilog 本文十一个用VHDL频率计设计的方案描述
本文十一个用VHDL频率计设计的方案描述，该设计阐明了设计的思路，步骤以及设计的最终代码，设计方案十分详细，是您学习的必备辅助！
VHDL/FPGA/Verilog Verilog HDL下的4 位数字频率计控制模块源代码
Verilog HDL下的4 位数字频率计控制模块源代码
其他 这个文件汇集了多个使用labview控制频率计（anjilent-53131A）的程序
这个文件汇集了多个使用labview控制频率计（anjilent-53131A）的程序，可进行读写控制，界面操作等很多其他功能的控制