搜索结果
找到约 1,760 项符合
加速度计校准 的查询结果
按分类筛选
单片机开发 用单片机C51语言写的等精度的频率计
用单片机C51语言写的等精度的频率计，比较准，能测量较高频率，测高频时需要一定的等待时间
单片机开发 Keilc51和proteus环境下实现的0－50MHz的频率计。
Keilc51和proteus环境下实现的0－50MHz的频率计。
通讯/手机编程 清除除校准信息、SN、IMEI以外NVRAM里所有的数据 使用说明: 1.进入程序后点击BB Chipset下拉菜单
清除除校准信息、SN、IMEI以外NVRAM里所有的数据
使用说明:
1.进入程序后点击BB Chipset下拉菜单，选择正确的Baseband芯片
2.点击浏览按钮，在弹出的对话框中选择与手机软件相对应的NVRAMDATABASE文件(SRC)
3.选择正确的串口后点击确定按钮，然后把手机接到串口线上等待状态栏显示为PASS后即可 ...
嵌入式/单片机编程 small rtos 1.20 一套单片机嵌入式操作系统,由陈明计开发
small rtos 1.20
一套单片机嵌入式操作系统,由陈明计开发
VHDL/FPGA/Verilog 本文使用实例描述了在 FPGA/CPLD 上使用 VHDL 进行分频器设 计
本文使用实例描述了在 FPGA/CPLD 上使用 VHDL 进行分频器设
计，包括偶数分频、非 50％占空比和 50％占空比的奇数分频、半整数
（N+0.5）分频、小数分频、分数分频以及积分分频。所有实现均可
通过 Synplify Pro 或 FPGA 生产厂商的综合器进行综合，形成可使
用的电路，并在 ModelSim 上进行验证。 ...
微处理器开发 用tms320c2812实现的高精度频率计
用tms320c2812实现的高精度频率计，用到了2812的很多资源（evtimer，cputimer，capture），包含显示部分，显示用的是128*64的lcd！
VHDL/FPGA/Verilog 等精度数字频率计 的一个工程---包括vhdl源程序和编译后产生的相关文件
等精度数字频率计
的一个工程---包括vhdl源程序和编译后产生的相关文件
VHDL/FPGA/Verilog 一路24位计数器,cpu可直接读写计数器的计数值.
一路24位计数器,cpu可直接读写计数器的计数值.
汇编语言 用汇编语言实现了精确频率计。实验已经通过
用汇编语言实现了精确频率计。实验已经通过
汇编语言 用汇编语言实现了数字频率计。实验已经通过
用汇编语言实现了数字频率计。实验已经通过，效果很好