搜索结果
找到约 4,982 项符合
加法器 的查询结果
按分类筛选
- 全部分类
- VHDL/FPGA/Verilog (140)
- 其他 (20)
- 学术论文 (18)
- 技术资料 (9)
- 书籍源码 (7)
- 并行计算 (7)
- 汇编语言 (7)
- 模拟电子 (5)
- 教程资料 (4)
- 单片机开发 (4)
- 其他书籍 (4)
- 可编程逻辑 (3)
- 文章/文档 (3)
- 编译器/解释器 (3)
- 软件设计/软件工程 (3)
- Java编程 (3)
- 其他嵌入式/单片机内容 (3)
- 操作系统开发 (3)
- 数据结构 (3)
- 通讯/手机编程 (3)
- 单片机编程 (2)
- DSP编程 (2)
- 数学计算 (2)
- 嵌入式/单片机编程 (2)
- 系统设计方案 (2)
- 技术管理 (2)
- 应用设计 (2)
- VIP专区 (2)
- 行业应用文档 (1)
- 技术书籍 (1)
- 仿真技术 (1)
- 电源技术 (1)
- 传感与控制 (1)
- 数值算法/人工智能 (1)
- 文件格式 (1)
- matlab例程 (1)
- VC书籍 (1)
- 中间件编程 (1)
- Delphi控件源码 (1)
- Windows Mobile (1)
- Linux/Unix编程 (1)
- Java书籍 (1)
- Linux/uClinux/Unix编程 (1)
- 论文 (1)
- 电路图 (1)
- 笔记 (1)
VHDL/FPGA/Verilog 波形发生器.经典双进程状态机.相应加法器的测试向量
波形发生器.经典双进程状态机.相应加法器的测试向量
VHDL/FPGA/Verilog 是一個用verilog寫成的加法器電路,可把七個元件加起來
是一個用verilog寫成的加法器電路,可把七個元件加起來
并行计算 8位超前进位加法器 就是使各位的进位直接由加数和被加数来决定
8位超前进位加法器 就是使各位的进位直接由加数和被加数来决定,而不需要依赖低位进位
VHDL/FPGA/Verilog 8位加法器的实现
8位加法器的实现,非流水线结构,很不错。我测试过,效率比较高
VHDL/FPGA/Verilog [VHDL经典设计26例]--在xilinx芯片上调试通过--[01--1位全加器][02--2选1多路选择器][03--8位硬件加法器][04--7段数码显示译码器][05--8位串入并出寄存器][
[VHDL经典设计26例]--在xilinx芯片上调试通过--[01--1位全加器][02--2选1多路选择器][03--8位硬件加法器][04--7段数码显示译码器][05--8位串入并出寄存器][6--8位并入串出寄存器][7--内部三态总线][8--含清零和同步时钟使能的4位加法计数器][9--数控分频器][10--4位十进制频率计][11--译码扫描显示电路][12--用状态机实现序 ...
汇编语言 使用硬件实现,通过FPGA验证的效率较高的加法器,
使用硬件实现,通过FPGA验证的效率较高的加法器,
VHDL/FPGA/Verilog 经过精心设计的加法器的代码
经过精心设计的加法器的代码,并在FPGA硬件平台实现和验证过的
VHDL/FPGA/Verilog 5 bits 的加法器與減法器合併電路之原始程式製作
5 bits 的加法器與減法器合併電路之原始程式製作
VHDL/FPGA/Verilog 里面是一个FIR滤波器的设计报告 里面有具体的 代码 等等 加法器 乘法器 见发起 等等 承平
里面是一个FIR滤波器的设计报告 里面有具体的 代码 等等 加法器 乘法器 见发起 等等 承平