搜索结果

找到约 4,982 项符合 加法器 的查询结果

单片机开发 在一段时间内

在一段时间内,如果用户没有进行按键操作,系统将进入“睡眠”--低功耗状态 * 用户按键后,系统从低功耗状态转到正常的工作状态 * 在非低功耗状态下,程序接收键盘按键执行加法器操作(因为键盘和LCD限制不能实现复杂 * 的功能,如乘法、减法、除法等) ...
https://www.eeworm.com/dl/648/293379.html
下载: 150
查看: 1040

操作系统开发 《编码的奥秘》作者 Charles Petzolel 译者 伍卫国 王室政 等译 本书用大量的篇幅讲述了与计算机原理相关的条种编码方法

《编码的奥秘》作者 Charles Petzolel 译者 伍卫国 王室政 等译 本书用大量的篇幅讲述了与计算机原理相关的条种编码方法,并通过数字逻辑电路(包括逻辑与开关,逻辑门电路与触发器,二进制加法器等)以及存储器、微处理器的形式、组织及发展阐述了编码的实现。此外,本书还涉及到计算机系统、操作系统、编程语言等的产生及 ...
https://www.eeworm.com/dl/531/297096.html
下载: 59
查看: 1040

并行计算 本程序完成带进位输入输出的四位二进制加法运算

本程序完成带进位输入输出的四位二进制加法运算,编程思想采用真值表转换成布尔方程式,利用循环语句将一位全加器编为四位加法器。
https://www.eeworm.com/dl/694/307079.html
下载: 110
查看: 1127

VHDL/FPGA/Verilog 此程序用VHDL语言编写

此程序用VHDL语言编写,在四位加法器基础上完成8位二进制加法,输出是BCD码
https://www.eeworm.com/dl/663/309712.html
下载: 109
查看: 1062

并行计算 此程序采用VHDL语言

此程序采用VHDL语言,完成在16位十六进制加法器的基础上将输出进行BCD码转换,实现输出是BCD码的16位二进制加法器
https://www.eeworm.com/dl/694/309731.html
下载: 107
查看: 1032

VHDL/FPGA/Verilog 此程序采用VHDL语言

此程序采用VHDL语言,完成在32位十六进制加法器的基础上将输出进行BCD码转换,实现输出是BCD码的32位二进制加法器
https://www.eeworm.com/dl/663/309734.html
下载: 118
查看: 1031

并行计算 此程序采用VHDL语言

此程序采用VHDL语言,利用元件例化语句,在带BCD码转换的4位加法器的基础上完成8位加法器的例化
https://www.eeworm.com/dl/694/309740.html
下载: 79
查看: 1059

书籍源码 包含RS(10

包含RS(10,8)的verilog源程序,加法器的verilog源程序,卷积码的verilog源程序
https://www.eeworm.com/dl/532/312809.html
下载: 163
查看: 1020

其他书籍 本书用大量的篇幅讲述了与计算机原理相关的条种编码方法

本书用大量的篇幅讲述了与计算机原理相关的条种编码方法, 并通过数字逻辑电路(包括逻辑与开关,逻辑门电路与触发器, 二进制加法器等)以及存储器、微处理器的形式、组织及发展阐述了编码的实现。 此外,本书还涉及到计算机系统、操作系统、编程语言等的产生及发展, 甚至对计算机图形化的相关技术也给了一个全面的描述。 ...
https://www.eeworm.com/dl/542/314328.html
下载: 82
查看: 1030

VHDL/FPGA/Verilog 本文件包括多路选择器器建模

本文件包括多路选择器器建模,译码器实验程序,加法器实验程序,比较器实验程序,计数器建模,I2C接口标准建模源码,串行接口RS232标准建模源码标准,LCM建模源码,时钟6分频源码,串并转化源码。 ,对于硬件设计初学者来说有一定的参考价值。 ...
https://www.eeworm.com/dl/663/318858.html
下载: 163
查看: 1043