搜索结果
找到约 15,335 项符合
前级电路 的查询结果
按分类筛选
汇编语言 程序名：在MCS51多功能实验板制作电子钟 电路介绍：由于实验板只有4位数码显示器
程序名：在MCS51多功能实验板制作电子钟
电路介绍：由于实验板只有4位数码显示器，因此规定个位、十位显示秒信号；百位、千位显示分信号；p0口 的前四位和后四位LED显示时信号。
汇编语言 该程序模拟UNIX中save与resume函数,并介绍在VC中如何使用汇编进行机器级的操作. 主函数很简单首先引入两个外部函数,extern "C"表示按传统C命名习惯.函数save将程序指针保存在
该程序模拟UNIX中save与resume函数,并介绍在VC中如何使用汇编进行机器级的操作.
主函数很简单首先引入两个外部函数,extern "C"表示按传统C命名习惯.函数save将程序指针保存在(*s)中并返回0,为什么有
if(save(&sp)){...}
if后的语句看起来永远都不会被执行,但是运行结果表明它被执行了.这个问题同UNIX中处理机调度函数(swit ...
VHDL/FPGA/Verilog 用verilog设计密勒解码器 一、题目： 设计一个密勒解码器电路 二、输入信号： 1． DIN：输入数据 2． CLK：频率为2MHz的方波
用verilog设计密勒解码器
一、题目：
设计一个密勒解码器电路
二、输入信号：
1． DIN：输入数据
2． CLK：频率为2MHz的方波，占空比为50％
3． RESET：复位信号，低有效
三、输入信号说明：
输入数据为串行改进密勒码，每个码元持续时间为8μs，即16个CLK时钟；数据流是由A、B、C三种信号组成；
A：前8个时钟保持“1”， ...
VHDL/FPGA/Verilog AVS运动补偿电路的VLSI设计与实现 提出了一种基于AVS标准的高效的运动补偿电路硬件结构
AVS运动补偿电路的VLSI设计与实现
提出了一种基于AVS标准的高效的运动补偿电路硬件结构，该设计采用了8 X 8块级流
水线操作，运动矢量归一化处理和插值滤波器组保证了流水线的高效运行以及硬件资源的最优
利用。采用Verilog语言完成了VLSI设计，并通过EDA软件给出仿真和综合结果。 ...
VHDL/FPGA/Verilog 时序电路——抢答器
时序电路——抢答器，K1、K2、K3、K4各控制一个按钮，DJ代表主持人，在抢答开始前，DJ先按一下按钮，然后在开始比赛，K1—K4中任意按下按钮后，其他钮按下均无效，重新比赛时，DJ需要再按一下按钮。抢答结果用LED显示。
单片机开发 微波电路及其PCB 设计
微波电路及其PCB 设计，本文主要针对通讯产品的一个前沿范畴棗微波级高频电路及其PCB 设计方面的理念及其设计原则
文件格式 显示方波输入下的RC电路响应曲线
显示方波输入下的RC电路响应曲线，在tc 2.0下编译调试通过。在编译前要将tc环境设置一下，即将图形显示驱动载入到程序中，从而实现程序的独立运行。
VHDL/FPGA/Verilog VHDL是由美国国防部为描述电子电路所开发的一种语言
VHDL是由美国国防部为描述电子电路所开发的一种语言，其全称为(Very High Speed Integrated Circuit) Hardware Description Language。 与另外一门硬件描述语言Verilog HDL相比，VHDL更善于描述高层的一些设计，包括系统级（算法、数据通路、控制）和行为级（寄存器传输级），而且VHDL具有设计重用、大型设计能力、可读性强 ...
单片机开发 一个基于51单片机的时钟电路设计源代码 时间以24小时为一个周期； 显示时、分、秒； 有校时功能
一个基于51单片机的时钟电路设计源代码
时间以24小时为一个周期；
显示时、分、秒；
有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间；
计时过程具有报时功能，当时间到达整点前5秒进行蜂鸣报时；
为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号。 ...