搜索结果

找到约 58,740 项符合 制器设计 的查询结果

单片机编程 基于单片机的红外门进控制系统设计与制作(含源程序和原理图)

基于单片机的红外门进控制系统设计与制作:我们所做的创新实验项目“基于单片机的红外门控系统”已基本完成,现将其工作原理简要说明。该系统主要分为两大部分:一是红外传感器部分。二是单片机计数显示控制部分。基本电路图如下:其中红外传感器部分我们采用红外对管实现,红外对管平行放置,平常处于接收状态,经比较器输出 ...
https://www.eeworm.com/dl/502/31353.html
下载: 151
查看: 1113

单片机编程 单片机原理及系统设计

单片机原理及系统设计8×C552是Philips公司的8位高性能增强型单片机,是在MCS-51单片机基础上增加了A/D、D/A、捕捉输入/定时输出、I2C总线接口和监视定时器(Watchdog Timer)等功能,是目前世界上最新型的8位单片机之一。8×C552和MCS-51有相同的指令系统,并在其他功能上与MCS-51完全兼容。本书仍以MCS-51为主线组织教 ...
https://www.eeworm.com/dl/502/31558.html
下载: 125
查看: 1053

单片机编程 C51单片机并行口扩展设计及应用

C51单片机是我们生活中最常用的系列,MCS-51系列单片机有4个并行口(P0,P1,P2,P3口),但对一个稍微复杂的应用系统来说,真正可供用户使用的并行口,只有P1口可用,况且常常因扩展I2C和SPI的器件需占用某些P1口,迫使用户不得不扩展并行口以满足实际的需要。习惯上,常用的并行口接口芯片有8255、8155,这两种芯片功能比较齐全,可以使 ...
https://www.eeworm.com/dl/502/31562.html
下载: 127
查看: 1044

单片机编程 基于Proteus的单片机出租车计价器的设计

随着单片机性能不断提高而价格却不断下降, 单片机控制在越来越多的领域得以应用。按照传统的模式, 在整个项目开发过程中, 先根据控制系统要求设计原理图, PCB 电路图绘制, 电路板制作, 元器件的焊接, 然后进行软件编程, 通过仿真器对系统硬件和软件调试, 最后将调试成功的程序固化到单片机中。这一过程中的主要问题是, 应用 ...
https://www.eeworm.com/dl/502/31573.html
下载: 192
查看: 1070

DSP编程 DSP指令集仿真器的设计与实现

介绍几种常用的仿真器的设计方案,通过比较分析各自原理的优缺点,结合硬件性能,设计了基于ZWFcore的指令集仿真器ZWISS。通过对其CPU、多级存储单元、陷阱、内存管理单元(MMU)、存储保护系统(MPS)以及物理内存属性(PMA)的仿真,较完善地完成对ZWFcore的仿真。为DSP硬件评估、DSP算法实现提供了良好的软件模拟平台。 ...
https://www.eeworm.com/dl/516/31907.html
下载: 144
查看: 1060

DSP编程 数字陷波器的设计

陷波器是无限冲击响应(IIR)数字滤波器,该滤波器可以用以下常系数线性差分方程表示:ΣΣ==−−−=MiNiiiinybinxany01)()()( (1)式中: x(n)和y(n)分别为输人和输出信号序列;和为滤波器系数。 iaib对式(1)两边进行z变换,得到数字滤波器的传递函数为: ΠΠΣΣ===−=−−−==NiiMiiNi ...
https://www.eeworm.com/dl/516/32031.html
下载: 61
查看: 1266

教程资料 基于FPGA的RS码译码器的设计

介绍了符合CCSDS标准的RS(255,223)码译码器的硬件实现结构。译码器采用8位并行时域译码算法,主要包括了修正后的无逆BM迭代译码算法,钱搜索算法和Forney算法。采用了三级流水线结构实现,减小了译码器的时延,提高了译码的速率,使用了VHDL语言完成译码器的设计与实现。测试表明,该译码器性能优良,适用于高速通信。 ...
https://www.eeworm.com/dl/fpga/doc/32211.html
下载: 153
查看: 1075

教程资料 用VerilogHDL实现基于FPGA的通用分频器的设计

用VerilogHDL实现基于FPGA的通用分频器的设计
https://www.eeworm.com/dl/fpga/doc/32545.html
下载: 64
查看: 1055

教程资料 LTE标准下Turbo码编译码器的集成设计

针对固定码长Turbo码适应性差的缺点,以LTE为应用背景,提出了一种帧长可配置的Turbo编译码器的FPGA实现方案。该设计可以依据具体的信道环境和速率要求调节信息帧长,平衡译码性能和系统时延。方案采用“自顶向下”的设计思想和“自底而上”的实现方法,对 Turbo编译码系统模块化设计后优化统一,经时序仿真验证后下载配置 ...
https://www.eeworm.com/dl/fpga/doc/32661.html
下载: 43
查看: 1080

教程资料 基于FPGA的栈空间管理器的研究和设计

提出了一种将堆栈空间划分为任务栈和中断嵌套栈的设计结构,使堆栈空间最小化。采用VHDL硬件语言,在FPGA设备上模拟实现了具有自动检验功能的栈空间管理器。栈空间管理器由不同功能的逻辑模块组成,主要阐述了状态控制逻辑模块和地址产生逻辑模块的设计方法。 ...
https://www.eeworm.com/dl/fpga/doc/32667.html
下载: 113
查看: 1058