搜索结果
找到约 8,422 项符合
分频 的查询结果
按分类筛选
- 全部分类
- VHDL/FPGA/Verilog (202)
- 学术论文 (57)
- 技术资料 (42)
- 单片机编程 (40)
- 其他 (30)
- 单片机开发 (25)
- 教程资料 (23)
- matlab例程 (22)
- 嵌入式/单片机编程 (19)
- VIP专区 (18)
- 模拟电子 (14)
- 汇编语言 (14)
- 可编程逻辑 (13)
- 系统设计方案 (12)
- 通讯/手机编程 (12)
- 无线通信 (11)
- 其他书籍 (8)
- 书籍源码 (8)
- 通讯编程文档 (7)
- 文件格式 (7)
- 通信网络 (6)
- 软件设计/软件工程 (6)
- 其他嵌入式/单片机内容 (5)
- 中间件编程 (5)
- DSP编程 (5)
- 源码 (5)
- VHDL/Verilog/EDA源码 (4)
- 驱动编程 (4)
- 文章/文档 (4)
- 技术书籍 (3)
- 电源技术 (3)
- *行业应用 (3)
- 教程资料 (2)
- ARM (2)
- RFID编程 (2)
- 邮电通讯系统 (2)
- 并行计算 (2)
- 传真(Fax)编程 (2)
- 技术教程 (2)
- 电路图 (2)
- 器件手册 (1)
- 其他文档 (1)
- ALTERA FPGA开发软件 (1)
- 资料/手册 (1)
- 单片机相关 (1)
- 传感与控制 (1)
- 嵌入式综合 (1)
- C/C++语言编程 (1)
- 开发工具 (1)
- 网络 (1)
- SCSI/ASPI (1)
- 操作系统开发 (1)
- 电子书籍 (1)
- 多国语言处理 (1)
- 电子政务应用 (1)
- 编译器/解释器 (1)
- 行业发展研究 (1)
- 数据结构 (1)
- BREW编程 (1)
- 数学计算 (1)
- GPS编程 (1)
- 编辑器/阅读器 (1)
- 3G开发 (1)
- 数值算法/人工智能 (1)
- 电子书籍 (1)
- 行业应用文档 (1)
- 应用设计 (1)
- 笔记 (1)
- 手册 (1)
- 经验 (1)
- 精品软件 (1)
VHDL/FPGA/Verilog 万能频率器
万能频率器，可以修改其中的参数，可是实现任意的分频！很方便！
其他 这是一个段式lcd显示
这是一个段式lcd显示，利用OKI单片机的外部时钟直接分频，得到0.5秒的时钟，进而利用段式lcd显示时钟。
VHDL/FPGA/Verilog 文件名：ADC0809.vhd功能：基于VHDL语言
文件名：ADC0809.vhd功能：基于VHDL语言，实现对ADC0809简单控制说明：ADC0809没有内部时钟，需外接10KHz~1290Hz的时钟号，这里由FPGA的系统时钟（50MHz）经256分频得到clk1（195KHz）作为ADC0809转换工作时钟。
系统设计方案 数字频率计的设计可以分为测量计数和显示。其测量的基本原理是计算一定时间内待测信号的脉冲个数
数字频率计的设计可以分为测量计数和显示。其测量的基本原理是计算一定时间内待测信号的脉冲个数，这就要求由分频器产生标准闸门时间信号，计数器记录脉冲个数，由控制器对闸门信号进行选择，并对计数器使能断进行同步控制。控制器根据闸门信号确定最佳量程。 ...
VHDL/FPGA/Verilog 基于FPGA的直电机伺服系统的设计的代码
基于FPGA的直电机伺服系统的设计的代码，VHDL语言。包括前馈控制，AD1674控制模块，ADC0809控制模块，前馈控制模块，分频模块等。
VHDL/FPGA/Verilog VHDL语言描述
VHDL语言描述，时钟分频,给定CPLD试验板系统时钟设置50M，但由于本作品的需要，我们将系统时钟经过20分频得到DS18B20所需的工作时钟，大约为1.25M。
VHDL/FPGA/Verilog 计数器
计数器，用VHDL实现，先6分频，再10分频，24分频，同时可做万年历
VHDL/FPGA/Verilog 根据TLC7524输出控制时序
根据TLC7524输出控制时序，利用接口电路图，通过改变输出数据，设计一个正弦波发生器。TLC7524是8位的D/A转换器，转换周期为 ，所以锯齿波型数据有256个点构成，每个点的数据长度为8位。.FPGA的系统时钟为 ，通过对其进行5分频处理，得到频率为 的正弦波 ...