搜索结果
找到约 8,422 项符合
分频 的查询结果
按分类筛选
- 全部分类
- VHDL/FPGA/Verilog (202)
- 学术论文 (57)
- 技术资料 (42)
- 单片机编程 (40)
- 其他 (30)
- 单片机开发 (25)
- 教程资料 (23)
- matlab例程 (22)
- 嵌入式/单片机编程 (19)
- VIP专区 (18)
- 模拟电子 (14)
- 汇编语言 (14)
- 可编程逻辑 (13)
- 系统设计方案 (12)
- 通讯/手机编程 (12)
- 无线通信 (11)
- 其他书籍 (8)
- 书籍源码 (8)
- 通讯编程文档 (7)
- 文件格式 (7)
- 通信网络 (6)
- 软件设计/软件工程 (6)
- 其他嵌入式/单片机内容 (5)
- 中间件编程 (5)
- DSP编程 (5)
- 源码 (5)
- VHDL/Verilog/EDA源码 (4)
- 驱动编程 (4)
- 文章/文档 (4)
- 技术书籍 (3)
- 电源技术 (3)
- *行业应用 (3)
- 教程资料 (2)
- ARM (2)
- RFID编程 (2)
- 邮电通讯系统 (2)
- 并行计算 (2)
- 传真(Fax)编程 (2)
- 技术教程 (2)
- 电路图 (2)
- 器件手册 (1)
- 其他文档 (1)
- ALTERA FPGA开发软件 (1)
- 资料/手册 (1)
- 单片机相关 (1)
- 传感与控制 (1)
- 嵌入式综合 (1)
- C/C++语言编程 (1)
- 开发工具 (1)
- 网络 (1)
- SCSI/ASPI (1)
- 操作系统开发 (1)
- 电子书籍 (1)
- 多国语言处理 (1)
- 电子政务应用 (1)
- 编译器/解释器 (1)
- 行业发展研究 (1)
- 数据结构 (1)
- BREW编程 (1)
- 数学计算 (1)
- GPS编程 (1)
- 编辑器/阅读器 (1)
- 3G开发 (1)
- 数值算法/人工智能 (1)
- 电子书籍 (1)
- 行业应用文档 (1)
- 应用设计 (1)
- 笔记 (1)
- 手册 (1)
- 经验 (1)
- 精品软件 (1)
VHDL/FPGA/Verilog 实现同一个时钟输入,可以实现多分频,在一个时钟的驱动下
实现同一个时钟输入,可以实现多分频,在一个时钟的驱动下
VHDL/FPGA/Verilog quartusii 三分频电路
quartusii 三分频电路，大家帮参考一下，有什么问题
VHDL/FPGA/Verilog quartusii 三分频电路
quartusii 三分频电路，大家帮参考一下，有什么问题
VHDL/FPGA/Verilog vhdl语言描述分频器
vhdl语言描述分频器，实现2、4、8、16……分频，经过实践
VHDL/FPGA/Verilog verilog分频器～时钟为50hmz
verilog分频器～时钟为50hmz，波特率采用9600bps～
编译器/解释器 这是一个用VHDL语言写的分频程序,可用得着
这是一个用VHDL语言写的分频程序,可用得着
VHDL/FPGA/Verilog VHDL实现50％占空比。并且是奇数分频。
VHDL实现50％占空比。并且是奇数分频。
软件设计/软件工程 任意数分频的各种设计方法
任意数分频的各种设计方法，包括奇偶分频，小数分频等等。
VHDL/FPGA/Verilog 奇数分频和倍频
奇数分频和倍频，只需修改参数就可以实现较难得基数分频和倍频
其他 如何给时钟倍频或者分频
如何给时钟倍频或者分频，以及altera提供的IP核使用方法